Цифровая следящая система

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

48ОЗ

Союз Caserских

Сониалистических

Республик (61) Дополнительное к авт. свиЛ-ву (22) Заявлено 24.01.74 (21) 1992361/18-24 с присоединением заявки № (23) Приоритет

Опубликовано 30.08.75 Бюллетень № 32

Дата опубликования описания 05.01.76 (51) М. Кл. С 05b 11,/26

Государственный комитет

Совета Министров СССР до делам изобретений н открытий (53) УДК 621.396(088.8) (72) Авторы изобретения

В. Д. Рубцов, В, С. Потапов и H. С. Юетлер (71) Заявитель (54) ЦИФРОВАЯ СЛЕДЯЩАЯ СИСТЕМА

Изобретение относится к системам автоматического управления и предназначено для слежения за фазой сигнала в условиях помех.

Известны цифровые следящие системы, содержащие источник питающего напряжения, источник импульсов опорной частоты, формирователь импульсов и последовательно соединенные фазовый различитель рассогласования, блок коррекции фазы и делитель частоты импульсов.

В известных системах время переходного процесса при включении может быть довольно большим.

Предлагаемое устройство отличается тем, что в него введены триггер, элемент совпадения и последовательно включенные дифференцирующее звено, подсоединенное входом к источнику питающего напряжения, и элемент задержки, выход которого подключен к входам установки в нуль делителя частоты импульсов и к нулевому входу триггера. Единичный вход триггера соединен с выходом формирователя импульсов и другим входом фазового различителя рассогласования, а выход триггера подключен к первому входу элемента совпадения, второй вход которого подсоединен к источнику импульсов опорной частоты, а выход элемента совпадения — к информационному входу делителя частоты.

На чертеже представлена блок-схема устройства.

Цифровая следящая система содержит формирователь 1 импульсов из входного сигнала, дифференцирующее звено 2, элемент 3 задержки, триггер 4, элемент 5 совпадения, де5 литель 6, блок 7 коррекции фазы, фазовый различитель 8 рассогласования.

Следящая система работает следующим образом.

В момент включения источника питания на

10 выходе дифференцирующего звена 2 появляется импульс. Он задерживается на элементе

3 на время, равное времени установления элементов схемы после включения источника питания, и попадает на вход установки «О»

15 триггера 4 и входы установки «О» усилителя.

При этом с единичного выхода триггера на элемент 5 совпадения поступает запрещающий потенциал («О»). Импульсы опорной частоты

mfa не подаются на вход делителя 6 до тех

20 пор, пока на вход установки «1» триггера не поступит сигнал с выхода формирователя 1 импульсов. При поступлении импульса на вход установки «1» триггер опрокидывается, на вход элемента 5 совпадения подается раз25 решающий потенциал («1») и импульсы опорной частоты тГо, пРойдЯ чеРез элемент совпадения, появляются на входе делителя.

Фаза выходного сигнала f,„,,,„„= т fan

Л

30 где N — емкость делителя) определяется фазой первого импульса входного сигнала. В ус482721

Предмет изобретения

Составитель Э. Митрошин

Техред Н. Куклина

Корректор 3. Тарасова

Редактор И. Грузова

Заказ 3201/4 Изд. ¹ 1854 Тираж 869 Подпис <и;

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, К-35, Раушскап паб., д. 4/5

Типографии, пр. Сапунова, 2 ловиях действия помех эта фаза отличается от истинной фазы сигнала.на величину ошибки Л р, являющейся, таким образом, начальным рассогласованием для следящей системы, включающей в себя формирователь импульсов, делитель, блок коррекции фазы делителя и фазовый различитель рассогласования, Уменьшение времени переходного процесса зависит от соотношения сигнал/шум. Наиболее существенный выигрыш имеет место при благоприятном соотношении, когда с большой вероятностью можно считать, что Лгр«180 .

Цифровая следящая система, содержащая источник питающего напряжения, источник импульсов опорной частоты, формирователь импульсов и последовательно соединенные фазовый различитель рассогласования, блок коррекции фазы и делитель частоты импульсов, отлич ающа яся тем, что, с целью повышения быстродействия системы, она со5 держит триггер, элемент совпадения и последовательно включенные дифференцирующее звено, подсоединенное входом к источнику питающего напряжения, и элемент задержки, выход которого подключен ко входам установ10 ки в нуль делителя частоты импульсов и к нулевому входу триггера, единичный вход триггера соединен с выходом формирователя импульсов и с другим входом фазового различителя рассогласования, а выход триггера под15 ключен к первому входу элемента совпадения, второй вход которого подсоединен к источнику импульсов опорной частоты, а выход элемента совпадения подключен к информационному входу делителя частоты.