Система для телесигнализации с временным разделением сигналов

 

(1 11 48454б

Союз Советских

Соииелистических

Республик (61) Дополнительное к авт. свнд-ву (22) Заявлено 13.03.?4 (21) 2004468/18-24 с присоединением заявки ¹ (5() М. Кл. G 08с 19/28

Государственный комитет (23) Г)рноритет

Совета Министров СССР по делам изобретении и открытий

Опубликовано 15.09.75. Бюллетень №> 34

Дата опубликования описаш!я 22.12.75 (53) УДК 621.398(088.8) (72) Авторы изобретения А. И. Белоноссв, Ю. Б. Иванов, С. Н. Оправнн и А. Н. Румакин (7! ) За я в (п ель (54) СИСТЕМА ДЛЯ ТЕЛЕСИГНАЛИЗАЦИИ С ВРЕМЕННЫМ

РАЗДЕЛЕНИЕМ СИГНАЛОВ

И)o(5>peтсш(е относится к облаати телемеха)шки 1! предназначено для псредасш информации от удаленных контролируемых объектов

IlIl II),;кт c()op3 информации.

Известно многoI(3IIH:(I>((oå тслесигна 111: aIIIIoII11oo устройство с времсниым раздслеllll(М I(

| |едостатком этого устройства является нс)3ь((окая скОрость передачи ин(!>)О()мании (>л к()нтролнруемого обьекта на пункт сбора информации (в среднем величина време(ш, необходимого для передачи информации, составляет половину периода опроса всех входящих в состав устройства периферийных уплотнительных устройств) .

Другим недостатком этого устройства является малый объем информации, выводимой на выход устройства (индицируется только номер периферийного устройства, в которо(! возникла аварийная ситуация, но отсутствует кл!Ice!((j)I!(ca!((!)i (3o:>можнь(х ав(1р1!!1!!ь!х сит)аций) .

EI(je одним недостатком этого устройства является большое количество нзбыто-шой информации, выводимой на выход устройства (вывод информации от аварийной ситуации продолжается вплоть до ее устранения).

Целью изобретения является повышение скорости передачи информации от контролируемых 00(.åêòoâ на пункт сбора информации.

Указанная цель дост(шается тем, что 13 приемное устройство введены блок обратного числового преобразования, блок логической обработки, блок памяти, блок местного управг!с5 ния, амп I(IT> Дпl!п Диск()имннато ;). Дии(ифp" тор нулевого кода и вентили, причем ш рви i!i

ВХОД О, ОК(l Ч1 ((. 1 0 !3 ОГО П Р Е() () P, i. 3O I);I I I I I )i И(>Д. ключен ко входу амплитудного ill(кр:1 1! II!;)тора и через шестой вентиль --- к первому вхо10 ду второго регистр(1, к которому подклю (е 1 выход блока числового преобразования через седьмой вентиль; ко второму входу второгО регистра подключен выход распределителя второй вход блока числового преобраз(и)ан»я.

15 первый и второй входы дешифратора нулсвого кода подключены соответственно ко в)(гп)му выходу второго pcl è(.òp;I и 1)тороп(1)ХО;р блока сопряжения, а выхо1 — — к сонг!>(гстBX>(0 II ((I)1V вхОДу блока >> Il p Il I), I(.1111)1: 1((.(1 I) I>l I i в ь(20 ход второго регистра через в()сьмой венп(II соединен с третьим входом блока со!(ряжения; выход блока обратного и!слового преобразования подключен через девятый вент!(ль к первому входу первого регистра. с первым

25 выходом которого соединен первый вход блока обратного числового преобразования. второй вход которого соединен со вторым входом первого регистра; выход амплитудногo дискриминатора подключен к первым входам

ЗО блока памяти и блока л()гической обрабоI I(II.

484546 второй вход которого соединен с первым выходом блока памяти, а выходы — с соответствующими входами блока управления, один из сигнальных выходов которого соединен со вторым входом блока памяти, третий ьход которого соединен со вторым выходом первого регистра, четвертый — с выходом блока местного управления, ко входам которого соответственно подключены выходы генератора тактовых импульсов и формирователя синфазирующих импульсов; соответствующие выходы блока управления подкл очены ко вторым входам шестого, седьмого, восьмого и девятого вентиля, а с1ьгпальные выходы — к блоку оконечного преобразования.

Блок-схема ripeдлагаемой системы приведена на чертеже, где 1 — группа Iiepltc>epi;ttных устройств; 2 — — приемное устройство; 3—

ЛЦ П П Я C 3SI3 It.

Приемное устройство 2 содержит генератор

4 тактовых пмпульсоз, формирователь 5 сппхронизиру!Ощпх импульсов, формирователь 6 сипфазпрующпх импульсов, распределитель 7, блок сопря;кения 8, блок 9 числового преобразования, регистры 10 и 11, дешифратор 12 нулевого кода, блок сравнения 13, блок 14 обратного ч.!слового преобразоваш!я, блок управления 15, блок 16 оконечного преобразования, амплитудный дискриминатор 17, блок

18 лоп1ческой обработки, блок памяти 19 с блоком 20 местного управления, источник 21 едипи toro сигнала и управляемые вентили

22 — 30, выходы 31, 32, 33 блока логической обработки, сигнальные выходы 34 — 38 блока управления, сигнальные входы 39 периферийных устройств. 1хомандпые выходы блока управления 15 подключены к управляющим входам вентилей 22 — 30, блока сравнения 13 и блока 20 местного управления (эти связи на чертеже обозначены буквой «к») .

Блок 9 числового йреобразования обеспечивает прибавление к числовому выражению поданного па его вход кода числовой константы, например «1».

Блок 14 обратного числового преобразования обеспечивает вычитание из числового выражения поданного на его вход кода той же числовой константы.

Блок управления 15 может быть выполнен в виде группы регистров сдвига, каждый пз которых подключен к своему адресному входу, а выходы этих регистров объединены через комбинационную логическую схему.

Блок памяти 19 может быть выполнен на базе оперативного запоминающего устройства любой известной конструкции с адресной структурой.

Периферийные уплотнительные устройства

1 через свои сигнальные входы 39 связаны с контролируемыми объектами. Эти устройства обеспечивают при поступлении на их входы через линию связи 3 индивидуальных адресных кодов генерацию в линию связи индивидуальных ответных кодов той же структуры, что и адресные, а также спорадическую пере5

10 !

25 зо

4О

65 дачу в линию связи сообщений о фактах изменения состояний подключенных к ш!м контролируемых объектов в виде последователь. ности кодов, содер>кащей код начала передачи (состоящий из одних единичных символов), собственный адресный код и код, позиционно отобра>кающий значения сигналов па сигнальных входах 39 в момент передачи сообщения.

Ответные (! 3K же, KBK !! B,/peel Ilc) всех периферийных устройств 1 на i:åpâoé

Временной позиции 00, 13»тельно сОдсржат единичный символ, причем эта позппия код» преобразования в блоках прямого 9 и обратного 1-1 преобразован!гя нс и

Работу устройства удобно рассмотреть первоначально в предположении, !!о сигналы па входях 39 всех пер!!ферпйных vcTpotlc 1 Отсутствуlот. Дс!!1 удооствя р>!ссмо 1 рени я це;1eСообр>!зно T3K>Ke CiIHTBTb, к линии связи 3 периферийные устройства

Ооразv!от полный кОмп, !ОKT, х3р»Kтер.:!.- > Ощийся тем, что отве!!!ый код каждогo хс!ро!1ствя От;Iпчяется От ядреcH01 ) кода э 1 ОГО стРОЙСТВЯ ПЯ ВЕ liiitHH"ч, P»liilVIÎ ЗПЯ IPIIllto !ГЛОBOII KOHCTBHTbIi HCIIO Ib3VСм0й В б lolie l лового преобразоьаппя, и, кроме того, является адресным кодом другого устройства, » коды, состоящие из одних едп и шых и Од; нулевых символов не являю-.ся адреса!,!1!и !!!! для одного пз tlepHa)epIIIIHbtx устройств.

Генератором 4 тактовых импульсов приемного устройства 2 осуществляется пос!Оя!!ня!! генерация последовательности импульсов, на основе которой формирователями син:;ронпзи рующих импульсов 5 и спнфазирующих импульсов 6 осуществляется генерация последовательностей соответствующих импульсов, выводимых через блок сопряжения 8 в линию связи 3. При этом синхронпзирующие импульсы используются для ограничения временных позиций передаваемых ilo линии связи 3 кодов, синфазирующие имгульсы служат для временного разделен.ts! этих кодов, причем интервал между двумя соседними сшнразирующими импульсами образует такт работы устройства.

Если, как это было огозорено выше, по линии связи передается неискаженная последовательность адресных (ответных) кодов, сигналы на командных выходах блока управления 15 таковы, что вентили 25 и 27 открыты, на входах блока сравнения 13 и блока 20 местного управления присутствуют разрешающие сигналы, остальные вентили закрыты, а сигналы на сигнальных выходах 34, 35, 36, 37 и

38 блока управления 15 отсутствуют.

Пусть в некоторый момент времени по линии связи 3 передается адресный код одного из периферийных устройств 1. Этот код одновременно вводится во все периферийные устройства, а также через блок сравнения 8 в блок 9 числового преобразования, откуда увеличенный íа величину числовой константы через открытый вентиль 25 вводится в регистр

484546

1О

5

10, сдвиг которого обеспечивается подачей на

er0 тактирующий вход импульсов с выходя распределителя 7. Таким образом, к концу передачи данного кода по линии связи 3 в регистре 10 оказывается записанным код, »ередача которого по линии связи ожидается В последующем такте. Одновременно код, ранее записанный в регистре 10, т. е. равный коду, передаваемому по линии связи 3 в данном такте, через открытый вентиль 27 переппсь1вается в регистр 11, т. е. к концу такта в реr.tcòðå 11 оказывается записанным адресный код периферийного устройства 1, которое должно отвечать в следующем такте.

Очередным синфазирующим импульсом с выхода формирователя 6, определяющим начало нового такта, осуществляется запуск блока 20 местного управления, которыи подает сигнал считывания в блок памяти 19. При этом осуществляется считывание информации из ячейки памяти с адресом, равным адресному коду периферийного устройства 1, ответ которого ожидается в этом такте. Ячейка содержит два идентификатора, значение одного из них (например, 1-го) вводится в блок

18 логической обработки (этот индентификатор равен «1», если данное периферийное устройство 1 отвечало в предыдущем цикле опроса, п «О» (a противном 0.1учае), я значение другого (2-го) Р1дсн.г!!фикяторя содержит «О», если данное пер;!ферийное ус.гройство 1 о1ВЕ !Я,10 Пня ВIIЛЬ!10 В П)3ЕД1»Д <>i!IСМ !Ц!КГ!С ОПРО— са, и «1» в противном случае.

Дя 1ее г!ериферийных! > . тройствu3! 1. пявшпм в предыдущем такгс свой адресной код, осуществляется генерация в линшо связи 3 ответного кода, который, как и ранее, через блок сопряжения 8 и блок 9 числового преобразования поступает в регистр 10.

При этом первый символ кода (всегда единичный, как это было отмечено выше) поступает в амплитудный дискриминатор 17, с выхода которого едш!ичный сигнал, свидетельствующий о наличии сигнал", на выходе д lci:)3IIминатора 17. поступает в блок 18 логической обработки и одновременно ня одгш из входов блока памяти 19. При наличии едиии ш»x сигналов на обоих своих входах блок 18 логической обработки пе вырабатывает никаких сигналов пи ня одном из своих выходов 31, 32, 33. При этом блоком управления 15 также удерживается нулевой сигнал на выходе 38, в результате чего при подаче на управляющий вход б,тока памяти 19 сигнала записи с выхода блока 20 местного управления в его ячейку с адресом, равным адресному коду отве !Яющего в этом такте периферийного устройства

1, записывается «1» с выхода амплитудного дискриминатора и «О» с выхода 38 блока управления 15 (т. е. значения обоих идентификаторов не изменяются по сравнению с предыдущими) .

Код. генерируемый периферийным устройством 1, поступает также через блок сопряжения 8 на один из входов блока сравнения 13, э<

ЗО

-15

65 на другой вход которого одновременно поступает код с выхода регистра 10. При этом, если периферийное устройство 1 Отвсчяет правильно, оба этих кода совплдшот, и блоком сравнения 13 никаких сигналов пе вырлбатываетсл. Код с выхода pei.iICTpa 1О через открытый вентиль 27 переписывается. как и в предыдущем такте, в регистр 11.

Таким образом происходит работа устройства, когда в каждом последую;см такте Ilo линии связи передается код, отличающийся от кода, переданного в предыдупгем такте, на числовую величш1у, равную числовой константе, используемой для преобразования кодов в блоке 9 числового преобразованпл, т. е. когда никакой till!)3opxlawlil через периферийные устройства 1 в устройство и» !!Оступяет, ", все

Il ep II (3ep I I I !Hi>i 0 уСТр 0 и СТВ л ф н к1Ц101 "..)13 10 I нормально.

При OTC3>TCT13!Ill ОТВСТЯ OT к<,1;ОГО-ЛПОО I!0pllферийного устройстия (вызванном отказом этого устройства, нарушеш;см в гиш;ш связи

3 и III отключением этого устройства от источника П1!ТЯНI! л Il 111 01,11!i! III! Связll ) В СООТ130Тствующем тл тс нл первой времениoli позиции сигнал нл вход амплитудного дис>римпнаторя 17 нс нос!у»лет. Г> рсзугп>тлтс чего с

ВЬ1 ХОД Л а Ъ1П, 1 ИТ><,<Ц1РГО .,!! С КР >131 i 1 ТО)3 Л На ВХОД б окя )8 логпчсс10й сбоабот!

П;1млТ!! 9 t! <1 t)33 ГО i Вх;>д Р,— «.; » 18 ллоги 10ской обряб«Т!>".I IIOCTVI»OCT 0 I,.!.>lli«0 a ia 10111 .е идентп 1:: 1слторл ",:,л:о- cгпого состслш:л длпПОГО Пер!1И:СО>!Ili!:1ГО 3 CTp«iIC . В ) . .1 ->Т«31 Слу< чае блоком )8 л lit-!есной об- »5io;ê Вырабатывается сигнал па сго !.;."хо ic- 3), поступаюПи! Й ПЯ С001 ÐOТСТВ > IОИЦ111 ВХОД О,!Ol.:<1 i IP <113, IСния 15. Одновременно !Цслсвг11 cÄi-Itaл с выхода амплитуд!30гп,д!!скрпмпплт«рл 17 поступает ня вход блока памяти 19, куда после П.1дачи па другой его вход спгпaëa записи с выхода блока 20 местного упрлвг!Сш1л записывается пулсвос зпл !е!! !с солтвстствт юпгсгo

11дентпфикятор».

Блоком упо:=:a,aåíiis, !:5 после по .is»el!i!st ny< скОВОГО сlli1 I <3,1л с !. Вl хо -! л 3 i v.c!01> Ã, 8 loi,iilcской обрлбо-гкп «существл".;" л !:, ..длчл коМ Я Н Д l l Ь! Х С П Г П Я, l О В, 0 Т l l П,1;!!0!! i! . 13 Д 1 П 1; 0 М Т Я !в те вептп-»t 24 и 30, в рс"..i.л,тяте !его код и-, регистра 10 через блок сопр»; спил 8 выводится в,шппю связ11 3, зя.,!ешasl тлм Ответный I>01 отключенного периг. српйпого устройства ), л код из рег.!Стра 1! (рa13:IIII! адресному коду неответпвшсго псч: Фер1!г!Псго устройства) вводится в блок 16 01;01!Сч.!ого 11рсобразования, гте либо «см цсств,глстся его Впзуальнал индикация. либо прсобрл,013;Ii: 0 в вид, удобный для длгп>пейшсгo использ«aaпил в каких-либо регистрпрующ11х устройствл;.

Туда же в данном тактс вводится с!!гнал с ahiхода 34 блока упрлвленпя 15, Iil!zпцирующий характер возникшей авапи1шой ситул!цш (в данком случае — Отсутствие ответя oT ticpuферийного устройства) .

Все сигналы на вых«дах блока 15 гасятся

484546

7 после поступления на тактирующий вход блока управления ближайшего синфазпрующего импульса с выхода формирователя 6 синфазирующих импульсов.

В дальнейшем, в последующих циклах работы устройства, при повторном отсутствии сигналов с выхода данного периферийного устройства 1 в момент прохождения первой временной позиции кода в блок 18 логической обработки с выхода блока памяти 19 будег поступать уже нулевое значение идептпфи,iaтора включенного состояния данного периферийного устройства 1, что в сочетании с пулевым значением сигнала Iia выходе амплитудного дискриминатора 17 будет вызывать появление сигнала на выходе 32 блока 18 логической обработки, который, поступая на соответствующий вход блока управления 15, будет, в свою очередь, вызывать появление па сго командном выходе сигнала, отпирающего лишь вентиль 24.

Таким образом, каждый раз будет осу1цествляться замещение отсутствующего ответного кода в линии связи 3 кодом, выводимым из регистра 10, а в блок 16 оконечного преобразования информация об отключении данного периферийного устройства, являющаяся теперь избыточной, поступать не будет.

Если в одном из циклов работы устройства данным периферийным устройством 1 вновь будет выведен ответныи код в линию связи 3 (аварийная ситуация устранена), а первой временной позиции кода на выходе ампли-удного дискриминатора 17 возникнет едини нный сигнал, который в сочетании с нулевым значением идентификатора, поступающего пз блока памяти 19, вызовет появление сигнала на выходе ЗЗ блока 18 логической обработки, поступающего далее на соответствуюп1пй вход блока управления 15, на командном выходе которого появится сигнал, отпирающий только вентиль 30. Прп этом адресньп1 код данного периферийного устройства из регистра 11 вводится в блок 16 оконечного преобразования, и туда же одновременно вводится сигнал с выхода 35 блока управления 15, индициру1ощий характер возникшей ситуации (в данном случае — включение периферийного устройства 1).

В этом же такте, благодаря наличи1о единичного сигнала на выходе амплитудного дискриминатора 17, в блок памяти 19 будет вновь записано единичное значение идентификатора включенного состояния данного периферийного устройства 1, и в дальнейших циклах работы устройства при наличии ответного кода этого периферийного устройства будет осуществляться, как это было описано выше.

Если каким-либо периферийным устройством 1 в линию связи 3 будет выведен неверный ответный код (но с наличием единичного символа на первой временной позиции), этот код, поступая через блок сопряжения 8 на вход блока сравнения 13 вызовет появление на его выходе сип1а,.1а (вследств11е песовпа5

25 зо з;

4О

mr>

8 деппя этого кода хот» бы в n, IEInì o! .31воле ". кодом, 1зводимым через другой вход в блок сравнения 13 из регистра 10).

B результате на соответству1ощий вход бло-ка управления 15 будет подан сигнал, кото-рьш 13 следующем такте работы устройства вызовет на командных выходах блока управления появление сигналов, отпирающих вентили 22 и 29, запирающих вентиль 27 и отключающих блок сравнения 13 II блок 20 местного управления. При этом в лини1о связи 3 через вентиль 22 и блок сопряжения 8 от ilcточника 21 единичного сигнала будет выведен к<3д, содержащий только единичные символы и заглушающий ответный код периферийного устройства 1, воспринявшего неверный отвстпый код, переданный по линии связи 3 в предыдушем такте, как свой адресный код. Зяп11раппе вснти IH 27 пск110EIBE T передачу в рсзч1стр 11 пз регистра !0 неверного кода, вписашн1го 13 него через блок сопряжения 8 и блок 9 числового преобразования в предыдущем такте. Отпирание вентиля 29 обеспечивает передачу кода, записашзого в регистре 11.. па его же вход через блок 14 обратного числового преобразования, благодаря чему в дан-ном такте в регистре 11 восстанавливается значение:!äðåñ!Ioãn ко;1а 11ериферийного устройства 1, выдавшего в редыдуп, ем такте Eicверный ответный код. Подача;,апрещающпх сигналов на входы блока сравнения 13 и блока 20;Iсстного у. равления пскл1очает их рапп !ту 13 даIIIIOM таКТЕ.

Погас пода ш !!с! тактируюп1ий вход блока унраилспня 15 очередного сипфазпрующего импульса с выхода формирователя 6 синфазирj!OIIIIIx импульсов происходит смена сигна,in13 на сго командных входах. При этом в очередном также вентиль 22 запирается, венти,п, 27 удерживается в запертом состоянии, ве11IiIль 30 отпирается, вентиль 29 запирается, на on: 13етст1зующем входе блока срав:1сцпя 13 удерживается запирающий сигнал, »а I:,in;E, блока 20 местного управления подается разрешающий сигнал, а также выдаются сигналы на выходах 36 и 38 блока управления 15.

В результате этого в блок памяти !9 по адресу, равному адресному коду периферийного устройства 1, ответившего неверно, записывается единичное значение второго идентификатора, в iiiiillio связи выводится код, с":стоящий только из нулевых символов, а в блок 16

oI

Очередным синфазирующим импульсом восстапавлива отся исходные значения сигналов

484546

9 на выходе блока управления 15. Поскольку на переданный в линию связи 3 предыдущем такте нулевой код не отвечает ни одно из периферийных устройств 1, а из блока памяти 19 по нулевому адресу считывается также нулевое значение первого идентификатора, блоком

18 логической обработки на его выходе 32 формируется сигнал, который, как это было описано выше, поступая в блок управления 15, приводит к выводу в данном такте кода пз регистра 10 через вентиль 24 и блок сопряжения 8 в линию связи 3, после чего начинается новый цикл опроса периферийных устройств 1.

В последующих циклах работы устройства в такте, следующем за тактом, в котором по линии связи передается адресный код периферийного у стройства 1, ответившего ранее неверно, из блока памяти 19 считывается единичное значение второго идентификатора, которое, поступая на соответствующий входблока управления 15, вызывает появление на его командных выходах сигналов, отпирающих в этом такте вентичь 22 и отключающих блок сравнения 13. В результате в этом такте в линию связи 3 от источника 21 единичного сигнала через вентиль 22 и блок сопряжения

8 выводится единичный код, заглушающий в линии связи 3 неверный ответный код периферийного устройства 1, а в регистр 11 переписывается правильный ответный код этого устройства из регистра 10.

В следующем такте работы устройства осуществляется смена сигналов на командных выходах блока управления 15, причем вентили 22 и 27 запираются, отпираются вентили

23 и 28 и подаются запрещающие сигналы на управляющие входы блока сравнения 13 и блока 20 местного управления. В результате в линию связи 3 через вентиль 23 и блок сопряжения 8 с линией связи из регистра 11 выводится правильный ответный код отвечающего неверно периферийного устройства 1, этот же код, благодаря включению обратной связи через вентиль 28, вновь переписывается в регистр 11, а обращения к блоку памяти 19 не производится.

Очередным синфазирующим импульсом производится восстановление исходных сигналов на командных выходах блока управления 15, после чего устройство входит в обычный режим работы.

Изменение значения второго идентификатора в блоке памяти 19 для данного перифе* рийного устройства 1 осуществляется после отключения этого устройства для его замены пли ремонта. При этом на первой позиции ответного кода этого устройства будет принят нулевой символ, вызывающий затем появление сигнала на выходе 31 блока 18 логической обработки и последующую работу устройства по уже описанной программе, где на вход блока памяти 19 в момент выполнения им записи с выхода 38 блока управления 15 подается сигнал, соответствующий нулевому значению второго идентификатора.

В конце каждого цикла опроса периферийных устройств 1 последним опрашиваемым периферийным устройством в линию связп 3 генерируется код, состоящий только нз единичных симво,чов. Этот код записывается через блок сопряжения 8 и блок 9 числового преобразования в регистр 10 в виде кода, содержащего только нулевые символы, в резултате чего прп поступлении на управляющий вход дешпфратора 12 нулевого кода ближайшего спнфазирующего импульса на его выходе возникает сигнал, поступающий HH соответствующий вход блока управления 15, нл командных выходах которого в следующем такте возникают сигналы, запирающие вентиль 25 и отпирающие вентиль 26. Поскольку в этом такте ни одно из периферийных устройств 1 не отвечает, по линии связи 3 проходит код, состоящий только из нулевых символов, который через блок сопряжения 8 и вентиль 26 без преобразования записывается в регистр 10, вызывая при поступлении очередного синфазпрующего импульса на управляющий вход дешифратора 12 нулевого кодл вновь появление сигнала на его выходе, который, поступая на вход блока управления 15, вызывает появление на его командных выходах в следующем такте сигналов, запирающих вентиль 26 и отпирающпх вентиль 25,

Поскольку в этом такте по лшпш связи 3 вновь передается код, состоящий только из нулевых символов, он, поступая в регистр 10, теперь уже через блок 9 числового преобразования, записывается в нем в виде первого адресного кода, после чего в начале следующего такта возникает сигнал на выходе 32 блока 18 логической обработки, и работа устройства продолжается уже описанным выше способом.

При возникновении сигнала от контролируемого объекта на одном из входов 39 какоголибо периферийного устройства 1 это устройство передает в линию связи 3 в течение трех тактов сообщение, состоящее нз кода начала передачи (в первом такте), адресного кода этого периферийного устройства (во втором такте) и кода, позиционно отображающего состояние его входов 39 (в третьем такте). Прп этом код начала передачи, состоящий только из единичных симво,чов, через б.чок сопряжения 8 и блок 9 числового преобразования поступает в виде кода, состоящего только пз нулевых символов, в регистр 10, после чего при подаче на управляющий вход дешифратора 12 нулевого кода ближайшего синфазирующего импульса с выхода формирователя 6 синфазпрующих импульсов на выходе этого дешифратора возникает сигнал, поступающий на соответствующий адресный вход блока управления 15. На командных выходах этого блока в очередном такте возникают сигналы, благодаря которым в этом такте запирается вентиль

65 25, отпирается вентиль 26 и отключаются

484546

11 блок сравнения 13 и блок 20 местного управления. Передаваемый в этом такте периферийным устройством 1, принявшим сигнал по входу 39, его адресный код через блок сопряжения 8 и вентиль 26 поступает без преобразования в регистр 10. Поскольку этот код отличается от нулевого, на выходе дешифратора

12 нулевого кода при подаче на его управляющий вход очередного синфазирующего импульса сигнал не возникает, и дальнейшая работа устройства осуществляется в порядке, отличном от описанного выше и соответствующего концу цикла опроса. В очередном такте, в котором периферийным устройством 1, передающим сообщение, в линию связи выводится код, описывающий состояние его сигнальных входов 39, этот код, также минуя блок 9 числового преобразования, записывается в регистр 10, а записанный в нем ранее адресный код периферийного устройства 1 через вентиль 27 переписывается в регистр ll. B следующем такте сигналом с командного выхода блока управления 15 открывается ве»тиль 30, и адресный код периферийного устройства 1, передавшего сообщение, вводится в блок 16 оконечного преобразования. Одновременно в этот блок вводится сигнал с выхода 37 блока управления 15, индицирующ»й факт приема приемным устройством 2 сообщения от периферийного устройства 1. В этом же такте код, отображающий состояние входов 39 периферийного устройства 1, переписывается через вентиль 27 из регистра 10 в регистр 11, а в регистр 10 через ве»т» »> 26 в»»сывается нулевой код пз лишки связи 3 (»оскольку переданный в предыдущем такте код не является адресным ни для одного из периферийных устройств 1, что достигается, например, введенисм структурных отличий в этот код, хотя бы в виде обязательного нулевого символа на первой временной позиции кода).

В очередном такте работы устройства сигналами с командных выходов блока управления вентиль 25 открывается, а вентиль 26 закрывается. Вентиль 30 по-прежнему удерживается в открытом состоянии. При этом код, отображающий состояние входов 39 периферийного устройства 1, передавшего сообщение из регистра 11, через вентиль 30 переписывается в блок 16 оконечного преобразования, в регистр 11 из регистра 10 переписывается нулевой код, а в регистре 10 с помощью блока 9 числового преобразования формируется первый адресный код.

В следующем такте включаются блок сравнения 13 и блок 20 местного управления и запирается вентиль 30, после чего работа устройства осуществляется в уже описанном выше порядке.

Предмет изобретения

Система для телесигнализации с временным разделением сигналов, содержащая периферийные устройства, сигнальные входы котоГ

>р

3О

->0

12 рых подключены к контролируемым об.ьектам, а выходы через лишпо связи соединены с приемным устройством, выполненш>|м»а генераторе тактовых импульсов, выход которого через формирователь синхрониз»рующих импульсов подключен к первым входам распределителя и блока сопряжения и через формирователь синфазиру ющих импульсов — к<> второму входу распределителя, подсоединенному к соответствующему входу блока управления и ко второму входу блока со»ряжения, к третьему входу которого подключены через первый вентиль источник единичного сигнала

» через второй вентиль первый вход третьего вентиля, выход которого соединен с выходом первого регистра, который через четвертый вентиль подключен к блоку оконечного преобразования, выход второго регистра соединен с первым входом блока сравне»»я и через пятый вентиль — со входом первого регистра и с выходом третьего вентиля. второй вход блока сравнения подключен к выходу блока сопряжения, а выход соединен с соответствующим входом блока управления, соответствующие выходы блока управления подключены ко вторым входам первого, второго, третьего, четвертого и пятого вентилей и к третьему входу олока сравнения, о тл и ч а ю щ а я с я тем, что, с целью»овыше»пя быстродействия работы системы, в прш>мное устройство, блок обратного числового преобразования, блок лог»ческой обработки, блок памяти, блок местного управления, амплитудный дискриминатор. дешифратор нулевого кода и вентили, причем первый вход блока числового преобразования подключен ко входу амплитудного дискриминатора и через шестой вентиль к первому входу второго регистра, к которому подключен выход блока числового»реобра",oBHHHH через седьмой вентиль, ко второму входу второго регистра подключен выход распределителя» второй вход блока числового преобразования, первый и второй входы дсп »фратора нулевого кода подключены соответственно ко второму выходу второго регистра и второму входу блока сопряжения, а выход— и соответствующему входу блока управления, первый выход второго регистра через восьмой вентиль соединен с третьим входом блока сопряжения, выход блока обратного числового преобразования подключен через девятый вентиль к первому входу первого регистра, с первым выходом которого соединен первый вход блока обратного числового преобразования, второй вход которого соединен со вторым входом первого регистра, выход амплитудного дискриминатора подключен к первым входам блока памяти и блока логической обработки, второй вход которого соединен с первым выходом блока памяти, а выходы — с соответствующими входами блока управления, один

»з сигнальных выходов которого соединен со вторым входом блока памяти, третий вход которого соединен со вторым выходом первого регистра, четвертый — — с выходом блока мест484546

Составители Н. Лысенко

Техред 3. Тараненко

Корректор Е. Рожкова

Редактор Б. Нанкина

Заказ 3122!17 Изд. ¹ 1808 Тираж 679 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, Ж-35, Раушская иаб., д. 4,5

Типография, пр. Сапунова, 2 ного управления, ко входам которого соответственно подключены выходы генератора тактовых импульсов и формирователя синфазирующих импульсов, соответствующие выходы блока управления подключены ко вторым входам шестого, седьмого, восьмого и девятого вентилей, а сигнальные выходы — к блоку оконечного преобразования.