Устройство для определения параметров динамических звеньев систем автоматического регулирования

 

О П И С А Н И Е (111 499557

ИЗОБРЕТЕНИЯ

Сиз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 21.01.74 (21) 1986206/18-24 с присоединением заявки М (23) Приоритет

Опубликовано 15.01.76, Бюллетень Мв 2

Дата опубликования описания 14.07.7б (51) M. Кл.-" О 058 23, 02

Государственный комитет

Совета Министров СССР (53) УДК 621.3(088.8) по делам иаооретеиий и открытир (72) Автор изобретения

С, П. Орлов

Куйбышевский политехнический институт им. В. В. Куйбышева (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ ПАРАМЕТРОВ

ДИНАМИЧЕСКИХ ЗВЕНЬЕВ СИСТЕМ

АВТОМАТИЧЕСКОГО РЕГУЛИРОВАНИЯ

Изобретение относится к измерительной технике и может быть использовано при определении параметров об.ьектов автоматического регулирования, описываемых дифференциальными уравнениями второго порядка, например электродвигателей.

Известны устройства для определения параметров динамических звеньев систем автоматического регулирования, содержащие источник входного сигнала, связанный со входами динамического звена и перобразователя входного сигнала, соединенные последовательно блок вычитания, первый ключ и первый интегратор, включенные последовательно второй ключ и второй интегратор, третий ключ и блок управления, соответствующие выходы которого соединены с управляющими входами источника входного сигнала и всех ключей.

Однако динамическая модель, подключаемая параллельно исследуемому звену, содержит инерционные звенья, что увеличивает время определения параметров динамического звена.

Целью изобретения является повышение быстродействия устройства. Это достигается тем, что устройство содержит два дополнительных блока вычитания, первый из которых включен между выходом первого интегратора и входом второго ключа, второй — между выходом второго интегратора и входом третьего ключа, три цифровых делителя напряжения, причем вход первого из них связан с выходом преобразователя входного сигнала, а выход — с вычитающим входом блока вычитания, входы второго и третьего цифровых де5 лителей напряжения соединены с выходом преобразователя выходного сигнала, а их выходы — соответственно с вычитающими входами первого и второго дополнительных блоков вычитания, блок управляющих импульсов, l0 коммутатор и три реверсивных счетчика, входы которых подключены к соответствующим выходам коммутатора, а выходы соединены с управляющими входами цифровых делителей напряжения, входы блока управляющих им15 пульсов связаны со вторыми входами всех ключей, а его выходы — с одним входом коммутатора, с другим входом которого соединен выход блока управления. Кроме того, цифровой делитель напряжения содержит ре20 зистор, параллельно соединенные операционный усилитель и цифровой управляемый резистор, управляющие входы которого подключены к управляющим входам цифрового делителя напряжения, а вход операционного уси25 лителя связан со входом цифрового делителя напряжения через резистор.

Схема устройства изображена на чертеже, Устройство содержит источник входного сигнала 1, подключенный ко входу динами30 ческого звена 2, преобразователь входного сигнала 3 и преобразователь выходного сигнала 4. Цифровые делители напряжения 5, 6 и 7 состоят из операционных усилителей 8, 9 и 10, на входах которых включены резисторы 11, 12 и 13, а в цепях обратной связи включены цифровые управляемые резисторы

14, 15 и 16. Выходы блоков вычитания 17 и

18 через ключи 19 и 20 связаны со входами интеграторов 21 и 22 и входами блока управляющих импульсов 23. Выход блока вычитания 24 через ключ 25 связан также с одним из входов блока 23, выходы которого через коммутатор 26 связаны со входами реверсивных счетчиков 27, 28 и 29. Блок управления

30 управляет ключами 19, 20 и 25, коммутатором 26 и источником входного сигнала 1. На выходах реверсивных счетчиков 27, 28 и 29 показаны цифровые коды, пропорциональные определяемым параметрам.

Работа устройства заключается в следующем.

Динамическое звено 2 описывается дифференциальным уравнением второго порядка с постоянными коэффициентами а,у" + а,у + у = kx, где х — входной сигнал; у — выходной сигнал динамического звена; аО, а1 k — параметры, подлежащие определению.

Преобразователи входного и выходного сигналов 3 и 4 преобразуют сигналы х и у в напряжения

U» — m>x> L вых — ау> где m> и m> — коэффициенты преобразования.

В первом такте блок управления 30 вырабатывает сигнал, запускающий источник входного сигнала 1, а также с помощью ключа 19 переключает выход блока вычитания 17 на вход блока управляющих импульсов 23. Блок

23 усиливает сигнал рассогласования и в зависимости от его знака выдает импульсы по одному из выходов, которые в первом такте через коммутатор 26 подключены к управляющим входам реверсивного счетчика 27. В результате через время 1 выполняется равенство 7вых() = К>(7вх() > где t„„— время достижений установившегося значения выходным сигналом, К1 — коэффициент передачи цифрового делителя напряжения 5, определяемый выражением

RoNl

1 > > ы >с>к>кс где РΠ— максимальное значение сопротивления цифрового управляемого резистора 14;

R» — сопротивление резистора 11 на входе операционного усилителя 8;

N> — цифровой код в реверсивном счетчике 27;

499557

У„„,Π— максимальная величина цифрового кода.

Отсюда следует, что через время t„a установившемся режиме можно определить

> Фа у

»>а" 11» макс

Во втором такте вырабатывается также входной сигнал, выход блока 17 через ключ

10 19 подключается ко входу интегратора 21, а выход блока 18 через ключ 20 подключается ко входу блока управляющих импульсов 23, выходы которого коммутируются на входы реверсивного счетчика 28 через коммутатор 26.

15 Рсверсивпый счетчик 27 запоминает код Хь соответствующий параметру k.

Цепь управления коэффициентом передачи

КО цифрового управляемого делителя напряжения 6 отрабатывает равенство

U, (t) К,U,„„(t), откуда следует

25 !в» макс где R 2 — сопротивление резистора 12;

N2 — цифровой код в реверсивном счетчике 28;

Т вЂ” постоянная времени интегратора 21.

30 В третьем такте 6„30 переключает выход блока 18 через ключ 20 на вход интегратора 22, а выход блока 24 через ключ 25 подключается ко входу блока 23, выход которого коммутируется на вход реверÇ5 сивного счетчика 29 через коммутатор 26. Реверсивный счетчик 28 находится в режиме хранения кода.

Управление коэффициентом передачи Кз цифрового управляемого делителя напряже40 ния 7 происходит до выполнения равенства

U,(t) = К,U,„„(t).

Следовательно, ЯО Т > Та л > аО—

»13 макс где Яд — сопротивление резистора 13;

N3 — цифровой код в реверсивном счетчике 29.

50 Таким образом, после трех тактов через время t 3t„ „Все параметры исследуемого динамического звена 2 определяются цифровыми кодами N), У2 и Л з в соответствующих реверсивных счетчиках.

55 Применение в предлагаемом устройстве цифровых управляемых деталей напряжения, частота переключения которых значительно выше полосы пропускания исследуемого динамического звена, позволяет повысить быстро60 действие устройства. Получение параметров в цифровом коде облегчает сопряжение устройства с регистрирующим прибором, например цифра-печатающим устройством. С помощью предлагаемого устройства можно экспеG5 риментально определять передаточные функ499557 ции динамических звеньев, что позволяет контролировать качество регулирования и устойчивость систем автоматического регулирования.

Формула изобретения

1. Устройство для определения параметров динамических звеньев систем автоматического регулирования, содержащее источник входного сигнала, связанный со входами динами- 10 ческого звена и преобразователя входного сигнала, соединенные последовательно блок вычитания, первый ключ и первый интегратор, включенные последовательно второй ключ и второй интегратор, третий ключ 15 и блок управления, соответствующие выходы которого соединены с управляющими входами источника входного сигнала и ,ключей, отличающееся тем, что, с целью повышения быстродействия, оно содержит два 20 дополнительных блока вычитания, первый из которых включен между выходом первого интегратора и входом второго ключа, второй— между выходом второго интегратора и входом третьего ключа, три цифровых делителя на- 25 пряжения, причем вход первого из них связан с выходом преобразователя входного сигнала, а выход — с вычитающим входом блока вычитания, входы второго и третьего цифровых делителей напряжения соединены с выходом преобразователя выходного сигнала, а их выходы — соответственно с вычитающими входами первого и второго дополнительных блоков вычитания, блок управляющих импульсов, коммутатор и три ревепсивных счетчика, входы которых подключены к соответствующим выходам коммутатора, а выходы соединены с управляющими входами цифровых делителей напряжения, входы блока управляющих импульсов связаны со вторыми входами всех ключей, а его выходы — с одним входом коммутатора, с другим входом которого соединен выход блока управления.

2. Устройство по п. 1, отличающееся тем, что цифровой делитель напряжения содержит резистор, параллельно соединенные операционный усилитель и цифровой управляемый резистор, управляющие входы которого подключены к управляющим входам цифрового делителя напряжения, а вход операционного усилителя связан со входом цифрового делителя напряжения через резистор.