Устройство исправления пакетовошибок в каналах передачи данных

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (1ц 508949

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 07.01.74 (21) 1986787/26-9 с присоединением заявки № (23) Ппиоритет

Опубликовано 30.03.76. Бюллетень № 12

Дата опубликования описания 25.05.76 (51) М. Кл Н 04L 1/10

Н 041 27/18

Государственный комитет

Совета Министров СССР (53) УДК 621.327.8: 621. .395 (088.8) ра делам изобретений н цтхрытнК (72) Автор изобретения

А. М. Чуднов (71) Заявитель (54) УСТРОЙСТВО ИСПРАВЛЕНИЯ ПАКЕТОВ ОШИБОК

В КАНАЛАХ ПЕРЕДАЧИ ДАННЫХ

Изобретение относится к технике связи и может использоваться в аппаратуре передачи дискретной информации, Известно устройство исправления пакетов ошибок в каналах передачи данных, содержащее на передающей стороне последовательно соединенные кодопреобразователь циклического кода и основной рекуррентный преобразователь, а на приемной стороне — накопители, схемы сравнения, блоки обнаружения ошибок и схему «И», выход которой соединен с одним из входов схемы «НЕТ».

Цель изобретения — повышение помехоустойчивости связи.

Для этого на передающей стороне введен блок изменения порядка следования комбинаций! на выходе основного рекуррентного преобразователя, а на приемной стороне — блок восстановления порядка следования комбинаций, выход которого через последовательно соединенные накопитель 2-й комбинации, дополнительный рекуррентный преобразователь и блок обнаружения ошибок 1-й комбинации подключен к одному из входов схемы «И», к другому входу которой подключен выход блока обнаружения ошибок 2-й комбинации, причем /е выходов накопителя 2-й комбинации подсоединены к входам блока обнаружения ошибок 2-й комбинации через соответствующие схемы сравнения, а n — k выходов этого накопителя подключены к соответствующим входам блока обнаружения ошибок 2-й комбинации непосредственно, кроме того выход блока обнаружения ошибок 1-й комбинации через

5 последовательно соединенные накопитель 1-й комбинации, коммутирующий блок и кодопреобразователь Й последовательных элементов подк почен к второму входу схемы «НЕТ» и к соответствующим входам схем сравнения.

10 На чертеже приведена функциональная схема устройства, Устройство исправления пакетов ошибок в каналах передачи данных содержит на передающей стороне последовательно соединенные

15 кодонреобразователь 1 циклического кода, основной рекуррентный преобразователь 2 и блок 3 изменения порядка следования комбинаций, подключенный к входу дискретного канала 4 связи, а на приемной стороне — блок

20 5 восстановления порядка следования комбинаций, выход которого через последовательно соединенные накопитель 2-й комбинации б, k выходов которого подсоединены к входам бло ка 7 обнаружения ошибок 2-й комбинации че25 рез соответствующие схемы 8 сравнения, а г — Й выходов этого накопителя — к соответствующим входам блока 7 обнаружения ошибок 2-й комбинации непосредственно, дополнительный рекуррентный преобразователь 9 и

30 блок 10 обнаружения ошибок 1-й комбинации

508949

20

25 подключены к одному из входов схемы «И»

11, к другому входу которой подключен выход блока 7 обнаружения ошибок 2-й комбинации, а выход — к одному из входов схемы «НЕТ»

12, причем выход блока 10 обнаружения ошибок 1-й комбинации через последовательно соединенные накопитель 1-й комбинации 13, коммутирующий блок 14 и кодопреобразователь 15 k последовательных элементов под ключен к второму входу схемы «НЕТ» 12 и к соответствующим входам схем 8 сравнения.

Устройство работает следующим образом.

На вход устройства поэлементно поступают

k-элементные комбинации. Кодопреобразователь 1 циклического кода преобразует их в и-элементные комбинации, принадлежащие циклическому коду. Основной рекуррентный преобразователь 2 осуществляет преобразование k информационных элементов каждой кодовой комбинации, прибавляя к ним по модулю два соответствующие элемента предыдущей комбинации. Блок 3 изменяет порядок следования комбинаций таким образом, что пакет ошибок не воздействует одновременно на две последовательные комбинации после восстановления порядка их следования. Блок

5 восстанавливает первоначальный порядок их следования. Две последние принятые комбинации хранятся соответственно в накопителе

1-й комбинации 13 и накопителе 2-й комбинации 6. Дополнительный рекуррентный преобразователь 9 восстанавливает информационную часть 1-й комбинации из двух последних принятых, а блок 10 обнаружения ошибок 1-й комбинации при обнаружении в комбинации ошибок посылает сигнал на схему «И» 11.

Коммутирующий блок 14 и-кратно за цикл работы устройства коммутирует А последовательных выходов ячеек памяти накопителя 1-й комбинации 13 с соответствующими входами кодопреобразователя 15 k последовательных элементов, который восстанавливает по k последовательным элементам кодовой комбинации недостающие и — k элементы. Схемы 8 сравнения в каждом из и вариантов восстановления информационных элементов 1-й комбинации кодопреобразователем 15 k последовательных элементов производят рекуррентное преобразование информационных элементов

2-й комбинации. При отсутствии ошибок в дискретном канале 4 связи комбинации с восстановленным порядком следования поступают через накопитель 2-й комбинации 6, дополнительный рекуррентный преобразователь 9, блок 10 обнаружения ошибок 1-й комбинации, накопитель 1-й комбинации 13, коммутирующий блок 14, кодопреобразователь 15 и последовательных элементов на вход схемы «НЕТ»

12 и ввиду отсутствия запрещающего сигнала с выхода схемы «И» 11 инфор.лационные элементы считываются k тактовыми импульсами на выход устройства.

При обнаружении ошибок в кодовой комбинации она записывается в накопитель 1-й комбинации 13, затем элементы этой комбинации

Зо

55 б0 б5 записываются в кодопреобразователь 15 k последовательных элементов и в нем восстанавливаются остальные n — k элементы. В случае ошибочного восстановления 1-й комбинации, если пакетом ошибок искажены не последние

n — k элементы, информационные элементы 2-й комбинации также восстанавливаются неверно и с вероятностью 2" ошибка обнаруживается блоком 7 обнаружения ошибок 2-й комбинации. В этом случае коммутирующим блоком

14 в кодопреобразователь 15 Й последовательных элементов записываются следующие k элементы (2,3 ... 1+1). Процесс опробирования k последовательных элементов продолжается до тех пор, пока в кодопреобразователь

15 k последовательных элементов не запишутся все неискаженные в дискретном канале 4 связи символы. Тогда кодовая комбинация восстановленная в кодопреобразователе 15 k последовательных элементов, соответствует переданной, информационные элементы, подаваемые на вход блока 7 обнаружения ошибок

2-й комбинации, соответствуют элементам 2-й комбинации, поступившей на вход устройства, и блок 7 обнаружения ошибок 2-й комбинации через схемы «И» 11 и «НЕТ» 12 формирует сигнал на выдачу информационных элементов комбинации на выход устройства.

Таким образом, устройство с вероятностью ошибки не более 2" —" исправляет пакеты ошибок длиной n — k, если в каждой комбинации, искаженной пакетом ошибок, не искажены какие-либо k последовательные элементы.

Формула изобретения

Устройство исправления пакетов ошибок в каналах передачи данных, содержащее на передающей стороне последовательно соединенные кодопреобразователь циклического кода и основной рекуррентный преобразователь, а на приемной стороне — накопители, схемы сравнения, блоки обнаружения ошибок и схему

«И», выход которой соединен с одним из входов схемы «НЕТ», отлич ающееся тем, что, с целью повышения помехоустойчивости связи, на передающей стороне введен блок изменения порядка следования комбинаций на выходе основного рекуррентного преобразователя, а на приемной стороне — блок восстановления порядка следования комбинаций, выход которого через последовательно соединенные накопитель 2-й комбинации, дополнительный рекуррентный преобразователь и блок обнаружения ошибок 1-й комбинации подключен к одному из входов схемы «И», к другому входу которой подключен выход блока обнаружения ошибок 2-й комбинации, причем k выходов накопителя 2-й комбинации подсоединены к входам блока обнаружения ошибок 2-й комбинации через соответствующие схемы сравнения, а n — Й выходов этого накопителя подключены к соответствующим входам блока обнаружения ошибок 2-й комбинации непосредственно, кроме того выход блока обнаружения ошибок

508949

Составитель А. Кузнецов

Техред Г. Андреева

Корректор Л. Орлова

Редактор Н. Суханова

Заказ 1041/18 Изд. М 1216 Тираж 864 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Я-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2

1-й комбинации через последовательно соединенные накопитель 1-й комбинации, коммутирующий блок и кодопреобразователь k последовательных элементов подключен к второму входу схемы «НЕТ» и к соответствующим входам схем сравнения.