Устройство умножения двоичнодесятичных чисел

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союэ Советских

Социалистических

Республик

111> 5l07l4 (61) Дополнительное к авт. свид-ву (22) 3 а я вл е н о 05.05,74 (21 ) 2023884 24 (51) М. Кл.- G 06Г 7,152 с прнсосдинс11ием заявк:! ¹

Государственный комнте.

Совета Министров СССР (23) Приоритет (53) УД1(, 681.3(088.8) по делам изобретений Опубликовано 15.04.76. Бюллетень ¹ 14 и открытий

Дата опубликования описания 25.05.76 (72) Авторы изобретения

Э. И. Комухаев, В. Ф. Любарский и 3. Л. Рабинович

Ордена Ленина институт киоернетики АН Украинской ССР (71) Заявитель (54) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ ДВОИЧНОДЕСЯТИЧНЬ!Х ЧИСЕЛ

Изобретение относится к вычислптельноч технике и предназначено для быстродейсгвуlo щих схем 3 мно>кенпя двоично- 1ссятп.!11ых чисел.

Известно уcTpo!IcTHo ускоренного умпожс- 5 ния двоично-десятичных чисел, содсрж»1цсс регистр мно>кимого, 1зегilcTp м110жиl с,111, Оло!( сдвига, выход которого соединен со входом блока суммирования частичны.: произведений.

Однако оно имеет сложную схему формирова- 10 ния кратных множимого и невысокос быстродействие, снижающее быстродейств с устройства в целом. Следует подчеркнуть, что для обработки в целях повышения быстродействия сраз HBcKQ;IbKQ разрядов мно:1(итс;1я Oobl

Целью изобретения является повышение 20 быстродействия и снижение аппаратурныт(3»трат. В описываемом устройстве это достигается тем, что в него введены блок по=.лсдоьательпого накопления чисел, кратных мпожпмому, блок определения очередности цифр, 25 причем выход регистра множимого подключен ко входу блока последовательного накопления чисел, кратных множимому, информационный выход которого соединен со входо л блок» сдвига, упр а вл я 101цие входы блoê""» сc;1впг» и 30 блока Iioc;Icäîlià Tåëüíîãо накопления чисел, кратных множпмому, подключены к соотвст ствующпм выходам блока определения очередности цифр, 1н1формацпон 1ый вход которого соединен с выходом регистра множителя, управляющий с управляющим выходо.1 блока последовательного пакоплснпя чисел, кр»тных мпо>кимому.

На чертеже приведена блок-схема описываемого устройства.

Оно содержит регистр мно>кимого 1, Олок последовательного накопления чпссл, кратных множимому, 2, блок сдвига 3, блок суммирования частичных произведений 4, pcl èñòð множителя 5 и блок определения очередности цифр 6.

Содержимое регистра множпмого 1 пересы,1астся в блок последовательного накопления чисел, кратных множпмому, 2, и соответственlio счетчик кратности того же блока устанавливается в положение «1». При этом цифра

«1» с блока 2 поступает на олок определения очередности цифр 6 и, таким ооразом. Опредслястся очередной номер цифры «1» в множителе.

Пусть, например, множитель пред.-.»âëÿåò собой число 0,892131 ... В этом случае î1ередность цифры «1» является номером «4», а слсдм1ощим по очереди для данной цифры

«1» является номер «6». Соответствеííî 010к

510714

Формула изобретения

Составитель В. Соколов

Techie.(T. Трусова

Ко!7!)ектор Е. Рожкова

Редактор Л. Тюрина

Заказ 1108/5 Изд. ¹ 126-! Тираж 864 Подги!<и пс

ЦИИИПИ Государственного ко)катета Совета Министров СССР

Но Дела)(азов!)е(сиий II сil

Тииограф((и, Ii(7. Сlllf) нона, " определения очсрсднос(H цифр сна(для Выра(ic1TbIHcl, т унраВЛЯЮщий СИГНаЛ HQ ÎЯОК СДВИ:i, 1 с;(!!ига мно?кимого на «4» разряда, !!

3нi 1 М 3 II j) c! В. 1 51(ÎÙÈ É СП! H H.l ДЛЯ СДВ(!Гcl 1!cl «()» разрядов с послсдукнцим суммированием обо1)х сдв:!Путых кодов в блоке 4. После HHxo»(дсния Всех номеров разрядов с цифрой «1» блок !) дает разрешение на новое поступление м((ожимого в блок 2, где происходит с ммироj)HH(пост; TIHBH)lixt ixiHo?I

1(стствсili!o счстчиl крятпОсти метан(Влпl)ястся н поло?кение «2». Л!(ас!Огично определяются разрядпыс позиции 1(11(hpbl «2» в множителе ?I

Ооряб 1(1 ывяlотся, 1(02,(с 7!СГО ОсуHlc ТВ, lястся (!pр;хо. (и цифре «3» и т, д. 15

jIPif IlC0OX0.(IIX!0C i H C Цс Ib!0 1101)bi!LICHII51 Oblсi"pî;Icé тв(гя можно Выполнять o;!Hoвременпо

ООРЯОО! К 1 С. 1:.О.IЬКИ . Рс(ЗР5(ДОВ С ОДИПЯЕОВЫ)(и 1!ИфРЯ ми. 1 jj) H этОм, по сР2113 IcHHIo с 13ЯРИ антом ооработки по одному разряду, увслпчп- "0 !

3 ЯСТС((С001 !CTCT(!Cil(HO T0.1ÜJ(0 Ч ИС, 10 вх0;10!3 (7,(ОКЯ 01 МllpO(3ЯНИЯ (cl TH×HhlX Произ(3СДС. пий (, и 0. тал: ныс блоки пр акти (сс(<11 Нс

У, 1 О Ж П 51 Т С Я . (.Лед) СТ Т;-) 1<ЖС 1!ОДЧСр КН7 ТЬ, il ГО В 0((ПСЫ- 7 7 васмом устройстве об)рабо(ка «0» г, )B.,j)идах

МПОЖПТСЛ5! ) )Ãl(H!(×CCI<È HCI<. 110 I ЯЕТС51 ОСЗ ВСЯКОй ПОтЕрИ Вр М<ПП 1! ОбирудОВаи!ПК cl j)(ГПСТ;) xlIl0ii<:i1(ля пс требуется выполнять сдвиговых(, кяк В известном устройстве.

Устройство для умножения двоично-десятичных чисел, содержащее регистр множимого, регистр мно?кителя, блок сдвига, выход которого соединен со входом блока суммирования частичных произведений, о т л и ч а ющ е е с я тем, что, с целью повышения oblcTродействия и снижения аппаратурных затрат, опо содержит блок последовательного накоплепил ilèñåë, кратных множимому, блок определения очередности цифр, причем выход регистра мпожимо""î подключен ко входу блока послс IOHHTcëüíîãî накопления чисел, кратных миожи)10)(у, ипформацпонный Выход КоТоро10

Оc. lинсп СО 13xодом Îг!Окя сдвига, мпраВляl0-щпе Hxoäû Олока сдвига и олока последовательного накопления чисел, кратных множикому, подк5почсны к оответствующим J)blxoдям Олокя определен!Ия очередности цифр, информ»11!0Hi:ый Вход которого соединен с выходо.,i регистра множигеля, а управляющий— с упрявляющ(!м вы:(одом олока последоваi С.(ÜH()(0 НЯ 1<011,1СНПH сlИС(3(1, Еp(IТНЬ! . МНОЖИ—

МО)1\ .

Устройство умножения двоичнодесятичных чисел Устройство умножения двоичнодесятичных чисел 

 

Похожие патенты:

Изобретение относится к радиоэлектронике и может быть использовано в вычислительных устройствах для реализации перемножения страниц операндов с любым сочетанием знаков

Изобретение относится к автоматике и вычислительной технике и может быть использовано в вычислительных машинах и устройствах, функционирующих в системе остаточных классов

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано в высокоскоростных арифметико-логических устройствах, в том числе для вычисления быстрого преобразования Фурье и сверток по методу Винограда

Изобретение относится к цифровым умножителям и предназначено для умножения цифрового сигнала (ЦС) на сигнал в форме периодической волны, преимущественно синусоидальной

Изобретение относится к области вычислительной техники и может быть использовано для построения систем передачи и переработки дискретной информации

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано для синтеза арифметико-логических устройств, для создания быстродействующих и высокопроизводительных цифровых устройств умножения в прямых кодах

Изобретение относится к вычислительной технике и может быть использовано для синтеза арифметико-логических устройств, для создания быстродействующих и высокопроизводительных цифровых систем, выполняющих операцию деления чисел в прямых кодах

Изобретение относится к вычислительной технике и может быть использовано для построения вычислительных систем с повышенной достоверностью выдаваемых данных

Изобретение относится к области устройств обработки, соответствующего программного обеспечения и программных последовательностей, которые выполняют математические операции
Наверх