Устройство разностной частоты двух импульсных последовательностей
ОП ИСАНИ Е
ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Союз Советских
Социалистимеских
Республик (") БИ699
«
; оТ«).. ь k; .««1 (61) Дополнительное к авт. свид-ву (22) Заявлено16.11.73 (21) 1972 ", 2/26-21 с присоединением заявки №вЂ” (23; Приоритет (51) М. Кл.Н ОЗК 19/20
Н 03К 5/00
Гасударственный комитет
Совете Министров СССР по делам изобретений и аткрытий (43) Опубликовано25.04.76.Бюллетень №15 (53) УДК 621.374 (088. 8) (45) Дата опубликования описания 07.07 76
В. В. Ставницкий (72) Автор изобретения (71) Заявитель Специальное конструкторское бюро систем автоматического управления (54) УСТРОЙСТВО РАЗНОСТНОЙ ЧАСТОТЫ ДВУХ ИМПУЛЬСНЫХ
ПОСЛЕДОВАТЕЛЬНОСТЕЙ соединен со вторым выходом триггера
Изобретение относится к области импульсной техникH и цифрового регулирования.
Извест«:о устройство разностной частоты двух импульсных последовательностей, 5 содержащее в каждом канале схему»HE", выход которой подключен к одному из входов выходной секции»И и через первую схему "И» — к одному из входов триггера памяти и к выходу второй схемы»И» это- 10 го же канала, а также через первую схему
»И» второго канала подключен к одному из входов триггера памяти второго канала и к выходу второй схемы "И» второго канала. Второй вход триггера памяти каждо- )5 го канала подключен соответственно через третью и четвертую схемы "И" ко входу триггера памяти предыдущего импульса, каждый вход которого подключен соответственно ко второму входу выходной схемы 20
»И» и ко второму входу первой схемы»И» соответствующего канала, а выход триггера памяти каждого канала подключен соответственно ко вторым входам третьей и четвертой схем»И". 25
11ель изобретения — повышение надежности и расширение частотного диапазона.
Это достигается тем, что в каждый из каналов дополнительно введены схема "И-НЕ", схема "И" и вспомогательный триггер. Причем первый вход дополнительной схемы "И - НЕ" подключен ко второму входу второй схемы "И" этого же канала, второй вход дополнительной схемы " -HE ко входу схемы "HE" второго канала и « первому входу дополнительной схемь« "И" второго канала, а выход дополнительной схемы "И-НЕ» первого канала — ко вход; схемы "HE" этого же канала, ко второму входу дополнительной схемы»И "HE" торого канала и к первому входу дополнительной схемы»И" первого канала. Второй вход дополнительной схемы И кажи го канала подключен ко второму входу первой схемы "И" этого же канала, к пер-вому входу вспомогательного триггера другого канала и к выходу триггера памяти предыдущего импульса. Третий вход дополнительной схемы "И» каждого «.«нала
511699 мяти этого же канала, а выход дополнительной схемы "И" каждого канала подключен через вспомогательный триггер ко второму входу триггера памяти этого же канала, второй выход вспомогательного триго.=.ра 5 каждого канала соединен с третьим входом выходных схем "И соответственно.
На чертеже показана схема устройства для получения разностной частоты.
Предлагаемое устройство состоит из схемы И-НЕ" 1 и 2; схемы "НЕ" 3 и 4; триггера памяти 5 и 6; вспомогательных триггеров 7 и 8; триггера 9 памяти предыдущего импульса; схем "И" 10-19, Устройство имеет два идентичных канала для преобразования входных сигналовХиУ.
Выходные сигналы перечисленных элементов устройства могут иметь два значения; 1 (разрешающий) и 0 (запрещающий) .
Работа предложенного устройства основана на том, что импульсу, пришедшему первым на любой вход (Х или У) устройства, предоставляется приоритет. При этом запрещается передача на соответствующий выход устройства импульса другой последовательности, а чтобы не произошло потери информации, этот импульс запоминается в триггере памяти соответствующего
30 канала преобразования устройства схемы
"И" (10 или 13).
Между триггерами 5,6 гамяти и триггером 9 памяти предыдущего имчульса
35 включены вспомогательные триггеры 7 и 8, которые обеспечивают передачу информации от триггера 5 или 6 в триггер 9 по очереди в зависимости от очередности поступления импульсов на входы устрой40 ства.
Таким образом, приходящий раньше на один из входов устройства импульс, например Х, запрещает с выхода схемы "И-НЕ" 1 прохождение импульса У через вход схемы "И-НЕ" 2 и через схему "НЕ 3 поступает на один из входов схемы "И"
11, 12, 18.
В зависимости от состояния триггера 9 памяти предыдущего импульса импульс Х проходит через схему 18 "И" на вход устройства (Х > У) или через схему 1 1
"И" в триггер 5 записывается информация, после окончания импульса Х сигнал с выхода 1 "И-НЕ" и единичные сигна- 55 лы с выходов триггеров 5 и 9 через-14
"И" поступают на вход триггера 7.
После срабатывания триггера 7 единичный сигнал с его выхода устанавливает тоиггер 5 в первоначальное состоя- 50 ние, разрешающий потенциал с инверсного выхода триггера 5 и единичный сигна.л с выхода триггера 7 поступают на входы
18 "И". После срабатывания триггера 9 единичный сигнал с его выхода подается на установку триггера 7 в начальное состояние и на один из входов схем 12, 18 "И".
Если во время действия импульса Х приходит импульс У, то он через схему
13 "И" записывает "1" в триггер 6, но даже если "1" записана в триггере 5 и6, то сначала будет передаваться информация с триггера, в которой был записан ранее пришедший импульс, благодаря тому, что вход на вспомогательный триггер 7 или 8 разрешается соответствующим выходом триггера предыдущего импульса 9.
Только после передачи информации импульса с приоритетом в триггер 9 возможяа затем передача информации с другого триггера памяти.
Таким образом, импульсы разностной частоты появляются на соответствующих выходах устройства, а при поступлении очередного импульса по другому входу будет срабатывать только триггер памяти предыдущего импульса 9.
Формула изобретения
Устройство разностной частоты двух импульсных последовательностей, содержащее в каждом канале схему "НЕ" выход которой подключен к одному из входов выходной схемы "И" и через первую схему
"И" - к одному из входов триггера памяти и к выходу второй схемы "И" этого же канала, а также через первую схему
"И" второго канала подключен к одному из входов триггера памяти второго канала и к выходу второй схемы "И" второго канала, второй вход триггера памяти каждого канала подключен соответственно через третью и четвертую схему "И" ко входу триггера памяти предыдущего импульса, каждый выход которого подключен соответственно ко второму входу выходной схемы "И" и ко второму входу первой схемы "И" соответствующего канала, а выход триггера памяти каждого канала подключен соответственно ко вторым входам третьей и четвертой схемы "И", о т личающееся тем,что,сцелью повышения надежности и расширения частот ного диапазона, в каждый из каналов дополнительно введены схема "И-HE", схема
"И" и вспомогательный триггер, причем
511699 первый вход дополнительной схемы "И-НЕ" подключен ко второму входу второй схемы "И" этого же канала, второй вход дополнительной схемы "И-НЕ" — ко входу схемы "НЕ" второго канала и к первому входу дополнительной схемы И" второго канала, а выход дополнител=ной схемы
"И-HE первого канала — ко входу схемы "НЕ" этого же канала, ко второму входу дополнительной схемы " И—
-НЕ" второго канала и к первому входу дополнительной схемы "И" первого канала, второй вход дополнительной схемы "И" каждого канала подключен ко второму входу первой схемы "И» этого же канала, к первому входу вспомогательного триггера другого канала и к выходу триггера памяти предыдущего импульса, третий вход до5 полнительной схемы "И" каждого канала соединен со вторым выходом триггера памяти этого же канала, а выход дополнительной схемы "И каждого канала подключен через вспомогательный триггер ко вто10 рому входу триггера памяти этого же канала, второй выход вспомогательного триггера каждого канала соединен с третьим входом выходных схем "И" соответственно.
511699
Составитель В,Назарова
Редактор Л.Народная Техред И.Карандашова Корректор М.Лейзерман
Заказ 558 Изд. № 1325 Тираж 1029 Подписное
11НИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий
Москва, 113035, Раушская наб., 4
Филиал ППП "Патент", г. Ужгород, ул. Проектная,
