Устройство для преобразования структуры дискретной информации

 

!

О П И C — А Н И Е (,р ц1д1й

ИЗОБРЕТЕН ИЯ

Союз Советекик

Соцвалистичеоеа

Республик (61) Дополнительное к авт. свид-ву(22) Заявлено 24.05.74(21) 2027657/09 с присоединением заявки № (23) Прнорнтет—! (51) N. Кл. Н 04J 3/02 г

Гаеударстеениый кенетет

Севета Мекетраа СССР ае делем кеееретеккМ н еткрвпкк (43) Опублнковано 25.04.76Бюллетень № 15 (53) Ь ДК 62у.391..274 (088.8) (45) Дата опубликования опнсання15.09. 76 ) (72) Автор изобретения

Л. Д. Кислюк (71) Заявнтель (54) УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ СТРУКТУРЫ

ДИСКРЕТНОЙ ИНФОРМАЦИИ

Изобретение относится к электросвязи и может быть использовано для трансформации скорости модуляции при введении избыточного кодирования и служебных синхронизируюших сигналов, в качестве эластичной 5 памяти в ус тройствак. предназначенных для временного уплотнения асинхронных каналов, при дискретном сложении информапии, принимаемой по параллельным каналам, имеюшим различные временные задержки сигна-1 ла и т.п.

Известно устройство для преобразования структуры дискретной информации, содержащее регистр памяти с коммутатором на вхо- 1g де и индикатор заполнения памяти, Однако известное устройство имеет сложную коммутацию входных и выходных пеней регистра памяти,что значительно усложняет устройство в пелом.

Целью изобретения является упрошение устройства за счет упрошения коммутации входных и выходных цепей регистра памяти. 25

Для этого введены узел для циклической перезаписи и элементы буферноч и выравниваюшей задержки, при этом выход узла для циклической перезаписи подключен к одному из входов индикатора заполнения памяти через элемент буферной задержки, к другому входу — непосредственно, а выход индикатора заполнения памяти — к разрешаюшему входу регистра памяти, причем выход регистра памяти подключен к входу элемента выравниваюшей задержки непосредственно, а к информационному входу регистра памяти через коммутатор, причем управляюшие сигналы поданы на соответствуюшие входы узла для циклической перезаписи и элемента буферной задержки.

На чертеже приведена структурная электрическая схема устройства.

Устройство для преобразования структуры дискретной информапии содержит узел для циклической перезаписи 1, выполненный на элементе ИЛИ 2 и счетчике 3, элемент буферной задержки 4, выполненный на одновибраторе 5, элементе И 6, RS триггере 7 и элементе И-ИЛИ 8. иидика511710

3 р заполнения нвмяти 9 выполненный нв элементе И 3.О, элементе ИЛИ 11 и счетчике

12, коммутатор 13, представляющий собой элемент И-ИЛИ, регистр памяти 14 н элемент выравннввюшей задержки 15, выполненный на

ЗУ-триггере 16 иВЧ-григгере 17.

Устройство работает следующим образом.

Во время циклической перезаписи производится считывание. Считывающий импульс, поступающий на вход 18, с которого осуществляется управление устройством имеет длительность 7, где — интервал тактовой синхронизации, определяющий дискретное время, в котором работает устройство. Считывающий импульс запускает узел 1. На инверсном выходе нулевого состояния счетчика 3, имеющего емкость

Ю + 1, вырабатывается сигнал интервала перезаписи длительностью РХ, задержанный на 1 относительно считывающего импульса.

Сигнал перезаписи через элемент ИЛИ

1 1 поступает на индикатор заполнения памяти 9 для съема с него величины запаса данных W и для уменьшения величины запаса данных на единицу.

Так как сигнал перезаписи подан на ьхад разрешения счета счетчика 12, ем— костью fl + 1, то по окончании сигнала щ перезаписи в счетчике оказывается число

W-1

Кроме того, сигнал перезаписи поступает на вход разрешения сдвига регистра памяти 14 и на коммутатор 13 для подключения выхода старшего разряда ЦД регистра памяти 14 и к его входу первого разряда. Запас данньгх хранится в первыхЦ/ ячейках регистра памяти 14. Поэтому с

40 задержкой на (И вЂ” Nf ) Я относительно начала сигнала перезаписи очередной единичный элемент, подлежащий считыванию„ окажется в старшей ячейке регистра памяти 14.

Яа следующем тактовом интервале этот единичный элемент при помощи импульса переполнения, вырабатываемого на выходе счетчика 12 будет записан в ЭЧ -триггер 16. После привязки в DV -триггере 5О

17 этот единичный элемент поступает на выход устройства.

Запись сигнала данных в регистр памяти 14 производится вне интервала перезаписи. Если импульс записи совпадает по времени с интервалом перезаписи, то он запоминается в (3 -триггере 7 до окончания интервала перезаписи, после чего считывается с триггера 7 сигналом g) 4 длительностью Я", задержанным благодаря одновибратору 5 относительно начала интервала перезаписи на время и .

Импульс записи осуществляет запись входного сигнала данных, подаваемых нв вход 19, в регистр памяти 14 и одновременно увеличивает число в счетчике 12 на единицу.

Для записи в индикатор заполнения памяти 9 начального числа служит элемент И 10. Если бы не было элемента

И 10, то при нахождении в счетчике 12 во время записи числа Й он перешел бы в состояние "нуль, а с приходом очередного считывающего импульса — в состояние

П и т. д, Присутствие элемента И 10 исключает возможность такого ненорМального режима работы.

Если запись в регистр памяти 14 производится во время циклической перезаписи, работа устройства почти не отличается от рассмотренной выше — импульс записи подается вместо считывающего импульса и наоборот, импульс переноса с счетчика 12 подается на коммутатор 13 для подсоединения в нужный момент времени входа сигнала данных устройства к регистру памяти

14, а разрешение записи в триггер 16 производится сигналом с выхода элемента буферной задержки 4. В этом варианте в индикаторе заполнения памяти 9 оказывается число, равное не запасу данных, а резерву памяти, т. е. количеству незанятых разрядов регистра памяти 14.

Выходные сигналы снимаются с выхода

20.

Формула изобретения

Устройство для преобразования структур. ры дискретной информации, содержащее регистр памяти с коммутатором на входе и индикатор заполнения памяти, о т л и ч аю ш е е с я тем, что, с целью упрощения коммутации входных и выходных цепей регистра памяти, введены, узел для циклической перезаписи и элементов буферной н выравнивающей задержки, при этом выход узла для циклической перезаписи подключен к одному нз входов индикатора заполнения памяти через элемент буферной задержки, к другому входу - непосредственно, а выход индикаторе заполнения памяти — z разрешающему входу регистра памяти, причем выход регистра памяти подключен к входу элемента выравнивающей задержки непосредс венно, а к информационному входу регистРа памяти через коммутатор, причем управляющие сигналы поданы на соответствующие входы узла для циклической перезаписи и элемента буферной задержки.