Ассоциативная ячейка памяти

 

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистимеских

Республик (11) 513392 (61) Дополнительное к авт. свид-ву (22) Заявлено 09.08.73(21) 1956422/18-24 с присоединением заявки № (23) Приоритет(43) Опубликовано05.05.76.Бюллетень №.17

Гасударственный комитет

Совета Министров СССР по делам нэооретений и открытий (5 ) Дк 628.327. (088.81 (45) Дата опубликования описанияф2.05.76 (72) Авторы изобретения

H. А. Зосимова, Я. И. Фет (71) Заявитель (54)„, ACCOILÈÀÒÈÂÍÀß ЯЧЕЙКА ПАМЯТИ, выходу ячейки.. Передающие вентили сееl. . динены последовательно и включены между разрядной тциной нуля и адресной цти, ной. Управляющие входы передающих вен«

, тилей подключены к прямому выходу триг

: гера и к логическому входу ячейки.

° ° . На фиг, 1 дана функциональная схема асс оцйативной ячейки памяти; на фиг; 2-с тру к ту рная;, схема ассоциативной матриць памяти; на фит.З. щ, вариант принципиальной схемы ячейки на МДЦ, транзисторах, =На чертежах обозначены: триггер.:1 с прямым 2 и инверсным 3 выходами, ад1 ресная шина 4, элементы управления за1 лисью 5, 6, разрядные шинь нуля 7 и еди. .! ницы 8, элемен-. упрввлени. считыванием !

-9, логический вход 10 и логический вы:ход 11 ячейки, логический элемент ИЛИ 12; логический элемент И 13, первый 14 и второй 15 передающие вентили.

Ассоциативная ячейка памяти может работать в режимах хранения зпьчсн, считывания и ассоциативного поиска информации, Изобретение относится к области вычислительной техники, в частности к области ЗУ, и может быть использовано при построении ассоциативнои памяти.

Известна ассоциативная ячейка памяти, содержащая триггер и элементы управления записью-считыванием.

Недостатком известной ячейки является малое быстродействие, обусловленное мйоготактным при)шипом .работы при слож- ном ассоциативном поиске, и значительная сложность функциональной схемы.

Белью изобретения является упрощение ассоциативной ячейки памяти и повышение ее быстродействия.

Поставленная цель достигается тем, что ассоциативная ячейка памяти содержит логический элемент ИЛИ, логический элемент И и два передающих вентиля.

Входы логического элемента ИЛИ подключены к прямому выходу триггера и к разрядной шине нуля, а выход . -к одному из

1 входов логического элемента И, второй вход которого подключен к логическому входу ячейки, а выход — к логгичесКому (51) М. Кл. 61 1 С 1 5/00

,51

В режиме хранения адресная шина 4 и разрядные шины нуля 7 и единицы 8 на- ходятся на уровне nca ическа;о О.

Обращение к ячейке для записи или сМмтывания осушестеляется подачей логичесaaR 1 на щцзесную шину 4.

Элементы управления записью 5, 6 обеспечивают изменение состояния тригге ра в выбранной ячейке, если хранящаяся в нем информация про жвополажна информа» ции подаваемой парофазно на разрядные шины 7 и 8.

Элемент управления считыванием S представляет собой передаюший вентиль, обеспечивающий передачу тока считывания через находящуюся на уровне логическoR 1, адресную шину 4 на находящую ся на уровне логического О разрядную цину 8 при наличии логической 1 на инверсном выходе триггера 1., В режиме считывания информации разрядные шины 7,8 находятся на уровне логического О", что обеспечивает запирание управляющих записью элементов 5,6 в ячейке.

В режимах записи и считывания на логической вход 10 ячейки подается логический "О . Этот сигнал поступает на вход элемента И 13, выход которого является логическим выходом 11 ячейки, на котором также оказывается логический

О .

При объединении ассоциативных ячеек в однородную двухмерную ассоциативную матрицу возможно в течение одного такта обращения осуществлять сложный ассоциативныйй поиск чисел„равных заданному, больших или меньших заданного.

B режиме сравнения на адресной шине

4 и разрядной шине 8 каждой ячейки мач рины оказывается "О, что приводит к запнранию элементов 5,6 и 9.

Обратный. код каждого разряда признака подается на разрядную шину 7 соответствующего столбца матрицы.

Hs логические входы 10 ячеек левого столбца матрицы подается логическая 1, отпирающая элемент И 13 и первый передающий вентиль 14. Если в триггере ячейки хранится "1; тона выходе элемента И 13 появляется 1".

В результате на логическом выходе 11 ячейки появляется 1 .Независимо от логического уровня на ряэрядной шине нуля 7, Такой же уровень на логическом выходе 11 ячейки появляется в случае, когда s три| гере 1 хранится О, а на разрядную шину нуля 7 подается "1 (логический О" враэряде признака сравнения).

Логический О на логическом выходе

11 ячейки появляется лишь в случае, когда

3392 ,, 4 в триггере 1 хранится 0, а на разрядную шину нуля 7 йодается 0 (логическая;1 в разряде признака сравнения).

Таким образом, 1 появляется на лоб гском воде11 ячейки 0 в том случае, когда хранящееся в ячейке значеI ние разряда числа равно значению comaeTствую цего разряда признака или больше его.

Сигнал на логическом выходе 11 ячейки крайнего справа столбца появляется только в том случае, если число в сответствуюшей этой ячейке строке матрицы равно заданно

)му пФиэнаку или больше его .г

Если на логический вход 10 ячейки по дана 1 (все предыдушие разряды числа внысответствукщим разрядам признака или больше их), то первый передаюший вентиль 14 открыт, при 1, на дрймом выходе 2 триггера 1 ячейки (1 в разряде

20 числа) открывается второй передающий вентиль 15.

При логической 1 на соответствуюшей этой ячейке разрядной шине 7 ("О в разряде признака) через два последовательно соединенных передающих вентиля 14, 15, включенных между разрядной шиной 7 и адресной шиной 4, течет ток в находящуюся на уровне логического О адресную шину

4. Токовые сигналы от всех ячеек в строке матрицы, означаюшие, что некоторый разряд числа строго больше соответствующего разряда признака при условии, что все предыдущие

I старшие разряды равны соответствующим разрядам признака или больше их, через элемент ИЛИ проходят на выход вщресной I шины 4.

В случае когда хранящееся в ячейке число равно соответствуюшему разряду призна а. или меньше его, токовые сигналы в адресную шину 4 от такой ячейки не поступают, так как один,из двух передающих вентилей 14, 15 закрыт.

Таким образом, отсутствие сигнала на адресной шине 4. строки матрицы означает, что хранящееся в ней число меньше заданного признака либо равно ему. В первом случае на логическом выходе 1 1 крайней справа ячейки (младший разряд числа) должен появиться О, во втором случае — 1

Наличие сигнала на адресной шине 4 строки при сравнении независимо от состояния логического выхода 11 крайней справа ячейки означает, что хранящееся в данной строке число больше заданного признака.

Наиболее просто предлагаемая ассоциатив- ная ячейка памяти может быть реапвзавана на MQII - транзисторах, где в качестве передаюших вентилей может быть использован один транзистор.

5 ЭЭ9?

Формула изобретения

Ассоциативная ячейка памяти, содержащая триггер и элементы правлейий записью считыванием, о т л и ч а ю ш а я с я 5 тем, что, с целью упрошения и увеличения быстродействия ячейки, она с одержит логический элеI мейт ИЛИ, логич;.,..кнй элемент И и два передаю, щих вентиля, причем входы логического элемен, та ИЛИ подключены к прямому выходу триг- р гера и к разрядной шине нуля, а выкод— к одному из входов логического элемента

И, второй вход которого подключен к логическому входу ячейки, а выход - к логическому выходу ячейки; передакхцие вентили соединены последовательно и включены между разрядной шиной нуля и адресной шиной; управляюшие входы нередеющих вентилей подключены к прямому выходу триггера и к логическому входу ячеййи.

5133 В2

Составитель В. Гордонова

,:- едактор Л. Утехина Техред О. Луговая Коррректор С. Болдин :а0

Заказ 406/21 Тираж 723 Подписное

ПНИИПИ Государственнс".о комитета Совета Министров CCCP по делам изобретений и открытий

113035, Москва, М-35,.Раушская наб., д. 1/5

Филиал ППП "Патент, r. Ужгород, ул, Гагарина, 101