Цифровая вычислительная машина для обработки данных

 

б но л и о 1 в ай М Б / - ) ИСАЙИ Е

Союз Советскии

Социалистинеских

Республик (») 5172)g

ИЗОБРЕТЕНИЯ (61) Дополнительный к патенту (22) Заявлено 13.0g.71(21) 1 бс1745,3(8р4 (51) М. Кл. Р 061" 15/2 (23) Приоритет (32) 14.09. 70 (31) 720 84 (33) США

Гасударственный намитет

Саввта Министраа CCCP аа делам изааретеиий и аткрытий (43) Опубликовано05 06,76.Бюллетень № 2 J (о3) УЮ681.332. .65 1 (О 88. 8), (45) Дата опубликования описания 08.10.76

Иностранцы

Ральф Дональд Ханей, Джеймс Эмиль Зачар и Чарльз Джон Дрозд (США) (72) Авторы изобретения

Иностранная фирма

"Нэшенл Каш Реджистер Компани оф Дайтан (США) (71) Заявитель (54) ЦИФРОВАЯ ВЫЧИСПИТЕЛЫ1ЛЯ МАШИНА ДХИ ОБРАБОТКИ

ДАННЫХ

Изобретение относится к ИВМ, применяемым для обработки информации.

Известны LlBM для обработки данных, содержащие устройство управления, сумма тор на накапливаюшем регистре с подклт ченной к нему логической схемой, считываюшее запоминаюшее устройство, входы которого соединены с выходами программного блока, состояшего из регистра адреса и подключенной к нему логической схемы, и буферный накопитель, первый вход которого соединен с выходом преобраз звателя параллельного кода в последовательный, с первым входом логической схемы программного блока и со входамн логических схем сумматора и блока индикации, а ттервый выход подключен ко второму входу логической схемы программного блока и к выходам лс гических схем сумматора и блока индикации.

Однако такие ЦВИ сложны, Предложенная БВМ отличается от известных тем, что она содержтп блок преобразования и выбора регистра, первые вход и выход которого соединены соответственно с первыми входом н выходом буферного на» конителя, регистровое устройство, первые вход и выход которого подключены соответ»ственно к первому и третьему входам логической схемы программного блока, и грути» пу накан регистров, первые входы и выходы которых соединены между србой, а вторые входы подключены ко второму выходу блока преобразования и выбора регистр ра, ко вторым входам буферного накопителя и регистрового устройства и ко входу накапливаютцего регистра сумматора, Второй и третий выходы буферного накопителя соединены соответственно со вторым и третьим входами блока преобразования и выбора регистра, со вторым и третним вы@ ходами регистрового устройства и с соответствуюшими выходами накаплчваюшего регистра сумматора и группы накапливаюших регистров. Блок преобразования и выбора регистра содержит присоединенную к

его первым входу и выходу логическую схе» му выбора регистра и схему сложения-вьтчЬе тания, входы которой соединены соответственно со вторым и третьим входами бло-.517278 ка и с выходом логической схемь! выбора регистра, а выходы подключены к соответствующему входу упомянутой логической схемы и ко второму выходу блока. Регистровое устройство содержит последовательнотвключэнные регистры сдвига, вход и выход первого из которых соединены соответственно с первыми входс м и выходом, и логическую схему, входы и выходы которой подключены к соответствую1цим выходам и входам регистров сдвига, ко второму входу и ко второму и третьему выходам устройства.

Это позволилв существенно упростить машину.

Структурная схема ЦВМ приведена на чертеже, где обозначены 1. — шина ответа памяти; 2 - репе времени; 3 -считывающее запоминающее устройство {ЗУ); 4программный блок; 5 - преобразователь параллельного кода в последовательный;

6- информационныв линии; 7 — шина ЗУ; регистр адреса 8 и логическая схема 9 блока 4; 10 - блок преобразовании и выбора регистра, состоящий из логической схемы выбора регистра 11 и схемы сложения

-вычитания 12; 13 - накопительный регистр

14 — исходная шина; 15 — шина назначения; 16 — шина; 17 — регистровое устрой! ство; 18 — сумматор на накапливающем регистре; 19 — буферный накопитель; шестизначный регистр 20 и логиче кяя схема 21 устройства 17; регистр сдвига 22, несдвигаемый регистр 23, сдвигаемь1й регистр 24; 25-30 — входы и выходы региот- ра 20; 31 - линия; 32 — накапливаю1ций регистр; 33 — логическая часть сумматора- 18; 34 — блок индикации, состоящий из индикаторного регистра 35 и логической схемы 36; 37-53 — выходы реле времени

2; 54-57 — линии.

UBM предназначена для создания контрольных блоков коммерческого оконечного устройства для записи финансовых деловых данных вместе с другими аналогичными оконечными устройствами и присоединена к коллектору данных тина центрального счетчика. Каждое устройство для записи данных информации включает коллектор данных, содержащих информацию, касающуюся комл!ерческ1!х деловых данных.

UBM работает»я шестнядцатибитовом периодическом цикле, я реле времени 2 создает шестнадцать отдельных временных сигналов (выходи! 37-53), За время между каждой 1!ярой и эс:1едэ1 ятэл Ilh!x 11Гня лов (на выходяl 3, и 38) создаются чеТЫРЕ ОТДЕ Ik>kk»IX (1!Г !1апа, I: !ЕЮ!»ИХ ТЕ!РЕ разных фа !ы (i -II ioт1,1.

UBM содержит интеграторы на четырехфазовых металло-оксидных полупроводниках и больших интегральуых системах.

B считывающем ЗУ накопленная инфор5 мания может быть считана со скоростью электронного луча 4,096 слов на 12 бит.

Таким образом, ЗУ может накапливать

4,0961 12 бит слов, каждое из которых

10 мэжет быть командным сигналом или .". ст частью командного сигнала, необходимого для работы ЦВМ.

ЗУ 3 смонтировано только на металлооксидйых полупроводниках и программируется в процессе изготовления. Таким образом, ЗУ 3 .о

3 содержит зафиксированную программу, которая включает различные командные слова, необходимые для введения в лэгические схемы, находящиеся в UBM.

ЗУ 3 по команде, полученнэй от сигналов, постуk!HBkUHx из прогряммногэ блока 4, подает ня преобразователь 5 серию сигналов и с э ответствующих л огическ им " 1 " бита м или логическим "0" битам.

Преобразователь 5 пэдает выходной сигнал ЗУ, считываемый параллельнэ с ЗУ 3 в качестве пэследовятельнэгэ сигнала в линию 6, я оттуда на шину 7 ЗУ, С шины 7

ЗУ последовательный сигнал подается на ряд других блоков, Местоположение любэгэ из заданных командных слов, создаваемых ЗУ 3, определяется программным блоком 4, сэдержящим регистр адреса 8 и логические схемы 9.

- егистр адреса 8 сэдержит счетчик, кэтоР г рый может осуществлять любэй счет эт О до 4095. Особый отсчет счетчика, включеннэго в регистр адреса 8, определяет по.ложение в ж ние в ЗУ, создающем команд 1ый сигнал для преобразователя 5. Гяк, например, если отсчет в счетчике регистра адреса 8 показывает число 1,029, тэ кэГ,!анднэе слово в ЗУ 3, которэе ряс»элэженэ в адресе ячейки 1,029, создает выход ЗУ 3, Содержимое счетчика в регистре адреса 8 нестандартного типа увеличивается на "ед1!щицу" 1 зя каждый цикл. Это значит, чт: »осле десяти сигналов времени любэгэ зядяннкл э цикла, которые создаются реле времени 2, @» счетчик регистра адреса 8 увеличивает свой отсчет на "единицу".

П.

Tpkk поступлении сээтветствуюших сигналов на счетчик регистр: 8 1!з яэгич ской схемы 9 егэ отсчет увеличиваеттветв11е1»!я»рэ! !,Г!м..!1,! на У копленнэй I1;1Ó 3, и эГ н» k;».т, что rip»!-р х,lма (11ап! и!.!еР, эс11»1!!1ал) ..!эм< Г I!I ll 1, Г.!.1Г!эдека впэдпрэгрямму для H!кц-.!III! IIII!! II к: lik

517Z 8

5 рь<х функций. Затем может быть осуществлен обратный переход к основной программе.

Назначение этой операции - сохранение объема ЗУ 3 и недопушение его значительного расширения. Счетчик регистра адреса 8 хранит отсчет более, чем один цикл, в случаях, когда время, необходимое для выполнения команды, более, чем один цикл.

IlBN содержит регистры различного типа, к которым и иэ K0ToI:blx поступает информация в виде восьмибитовых кодовых символов. Регистры должны быть выбраны в соответствии с сигналами, поступаюшими из блока преобразования и выбора регистра 10, включающего в себя логическую 1 с хе му выбора регистра 1 1 и схему сложения и вычитания 12. Логическая схема выбора регистра 11 декэдирует код в битах 3 до 5у специального сигнала команды, поданного для того, чтобы определить, откуда исходит соответстг>уюи<ая команда.

После того как команда определена, решается кодовый сигнал Q кода и 0 кода, и сигналы подаются в линии 54-57. Линии .подсоединены к каждому регистру 10, 25 который должен быть выбран, Сигнал появляется на одной из линий 54, 55 и на одной из линий 56, 5 7.

IIBM содержит три специальных типа регистров, котэрые включены в схему. ЗО

I1BM имеет эт О дэ тринадцати накопительных регистрэв, которые следует выбирать.

Число накопительных регистров 13 определяется назначением LIBM. Каждый регистр

13 может иметь эдип или бэлее символов, З5 кэтэрые определяются 8 двоичными битами.

Каждь<й регистр 13 илтэет два выхэда, на которые пэследэвательнэ на бит, . подаются наибэлее значимые позиционные 4О символы (ттэследний значимый символ — на первый бит). Один выхэд регистра 13 присоединен к исходной шине 14, другой

- к шине назначетгия 15. 1=.ели логическая. схема выбэра регистра 11 выбирает регистр4

13 в качестве начальиэгэ регистра путем подачи сигиалэв на линии 56 и 5 7, присоединенные к регистру, тэ гиобэй символ, кэтэрый вывэпится из этэг - > рэr истра пс дается на »хэдную штину 14. Е< ли логи. ческая ex<1 ..«> вт.>бэра регистра 11 выбирает регистр 13 в качестве (>еги<-тра назначения путем п;>Дачи сигналэв <а линии 54 и 57, присэ . И»ионные к регистру, тэ >побой симBoJ1, кэт >1>ыт< г>ьит<>11» т<>я»з этэгэ регистра, If подается на шину иа<»1ачен»я .15.

Выход кажа:>гэ р г<1<.тра 13 иа исходную шину т<р>1с >ед»11ен 11а Вхэц р<>Г1>с 1 f >а»o TH пу обрат11эй сг<язи, Т<>ки>. <>б> >л >м, еслтт регист1> 13 вь>б1><>п n:к<; ч< ст>>: н<>ч<1>тытэгэ

6Ä регистра, Т<> выходной сигнал, поданный на исходную шину 14, также подается на вход регистра и становится его последним значи мым символом. Регистр 13 действует в этэм случае как циркулярный регистр сдвига. Это означает, что когда символ в ре.гистре 13 попадает в исходную шину 14, каждый иэ оставшихся символов в регистре увеличивается в значении положения, и символ, поданный в исхэдную шину 14, устанавливается в последнем значимом символе положения регистра.

Второй вход каждого регистра 13 связан с шиной 16, где происходят арифметические операции, и которая связана с пы» ходом схемы сложения и вычитания 12.

Регистр 13, котэрый выбран в качестве регистра назначения, TlpH сигнале, появляющемся в шине 16> накаплттвает в последнем значащем символе положения информацию, обнаруженную этим сигналом, Исходная шина 14 и шина назначения 15 являются входами схемы слои<ения и вычитания 12. Эта схема при сигналах иэ логической схемы вь<бора регистра > 1, выполняет сложение, вьититание или перевод информации, появляющейся в исхэднэй шин»

14 и шине назначения 15, в шину 16, 1до происходят арифметические операции, IIBN содержит также три специальных регистра. 0ни включают регистровое уст;ройство 17, суммирующее устройство 18» входной буфернь1й накопитель 19, включаю тций устро11ств J Вводя и вывода cигиалэп, Каждый из этих регистров также мэжет быть выбран начальным регистрэлт или регистром назначеттия пэ сигналам с лэгической схемы выбэра эегистра 1 1.

Регистровое устройство 17 включает в себя шестизначный регистр 20 и логические схемы 21.

Регистр 20 включает двухзначный p»- гистр сдвига 22, двухзначный несдвигаемый регистр 23, который может создаиатт, два символа одинаковогэ значения пэ эдиэй команде, и двухзначкитй сдвигаемый регистр

24.

Лля получения инфэрмации с одного из регистрэв 22, 23 или 24 сигнал, полученный из логическэй схемы 21, показывает, какой из симвэлэв и какой из регистров должен быть использован в заданнэм пэлэжении, QBA пэлэжения двух c»<,1ся четвертым и третьим символом, и дв» симиэла реги< тра 24 — вторым и первым симвэлэм.

ВхОды и в!-1х эд ы 2,.>-30 с э ответствен» э сэединены с с»ми;>лами в регистре 20 и

517278

7 логической схеме 21. Если требуется более значимый симвал регистра 22, сигнал будет на выходе 25, который связан с шестой позицией символа, тогда как на оставшихся выходах сигнала нет. Это создает наиболее значимый символ регистра

22, который должен быть подан на установ. ленную ячейку. Аналогично, если требуется менее значимый символ регистра 23, сигнал появляется на выходе 28, тогда как на оставшихся пяти указательных стрел+ ках сигнала нет. При этом последний зна чимый символ регистра 23 подается в соответствующую ячейку.

Регистры! реагируют на сигналы с выходов и входов 25-30, указв1ваюшие перем вод их накопленного содержания в логическую схему 21, и откуда они могут быть поданы на шину 14 или 15.

Qua положения символа регистра 22 Ю могут быть использованы для накопления двенадцатибитового сигнала, указкваюшего адрес для ЗУ 3. йвенадцать битов накапливаются следующим образом: биты fj 1 доф g накапливаются в менее значимом положенйи 25 символа регистра 22, а биты Ь9 до b g в четырех менее значимых положениях би тэв более значимых положений;символов регистра 22. Четыре наиболее значимых положения битов более значимых симво- 30 лэв регистра 22 не используются. По команде регистр:.22 через линию 31 сдвигает двенадцать накопленных в нем битов в программный блок 4 и вводит их в качестве адреса в регистр адреса 8. Регистр 22 55 может быть использован также в качестве нормального двухзначного запоминаюшего регистра, и с этой целью он может подавать сигналы через логическую схему 21 к исходной шине 14 или шине назначения 40

15 и может реагировать на сигналы, появляющиеся в шш1е 16, где происхэдят арифметические операции, кэтэрьте подаются ту" да через логическую схему 21.

I 45

Регистр 23 может быть использован в качестве регистра адреса устройств эбработки специальных даннь1х информации, частью которых является LIBM. Этот регистр не является регистром сдвига, а 50 скорее триггерным регистром, который, мо-. жет создавать шестнадцать битов команды, закодированной вне программь1. Регистр 23 может пэдаватЬ свою закодированную информацию через логическую схему 21 и пс 55 хэдную 1ципу 14 или шину назначения 15 в зависимости эт того, выбран регистр 20 в качестве 11а1ал11 эгэ регистра пли регистра пазначе11ия .(. л пэ реаги;-.ует па «1эб1.1» сш палы,пэявляк. п1иеся в п1кч1е 16. 50

Регистр 24 может быть испэльэоьан в качестве хрэнируюшегэ счетчика времени, необходимого для подсчета определенного времени, например, в случае, когда необходима короткая выдержка, Это касается двухзначного, следовательно, шестнадцатибитового сдвиговогэ регистра.

Регистр 24 реагирует на сигналы, появившиеся в шине 16, где производятся арифметические операции, поступившие в шину логической схемы 2 1. Один раз эа цикл отсчет: в регистре 24 уменьшается на "единицу", пока не достигнет нуля. Для того чтобы определить когда отсчет достигнет нуля, необходим периодический выборочный контроль регистра 24.

Сумматор 18 содержит однозначный накапливаюший регистр 32 и объединенный логический контур 33. Регистр 32 может быть выбран логической схемой 11, как исходный регистр или же как регистр назначения, и будет в дальнейшем вь1полиять функцик> регистра суммирования. Кроме того, регистр

32 всегда вь.бирается E:., качестве регистра назначения, когда в шине памяти 7 создаются командные сигналы и регистрируются логической схемой выбора регистра 11.

Например, при переходе информации из одного блока преобразования и выборе регист= ра 10 информация также поступает в накапливаюший регистр 32, Преимушеством по- стоянного выбора накапливающего регистра

32, реагируюшегэ на сигпалы в шине 16, когда на шину памяти 7 поданы командные сигналы, является вэзможнэсть накапливания этих команд в ЗУ 3, Бе: этэгэ устройства. при необходимости передгинуть символ из одного регистра 13 в другой регистр 13 и затем проконтролировать символ в суммирующем устр" éñòâå с целью определения егэ величины, треэуется ряд команд: передвинуть символ э регистр, затем сдвинуть регистр, передвинуть ег в суммирующее устройство и вновь сдвиI путь регистр и, наконец, прэкэнтрэлирэвать символ °

В предлагаемом устройстве необходимо только передвинуть символ в регистр, и эн атэматически попадает в сумматор 18 и готов для кэнтрэпя.

Логическая часть 33 сумматора 18 рассчитана так, чтобы было возможно распознать коды, указываю1цие эч1ределенные команды.

Последним регистром, который может бь:ть выбран логическэй схемэ11 выбора регистра 11, являет<:я буферш15 регистр ввода и вывода, яиляю1цийся сэставнэй ча-.тью блоков ввода и вь1вэда с111 пала бу9

517278

5 проводниках, поэтому расчет времени не

1. U ф эвяя вычислительная машина . Бифрэвя для обработки данных, содержащая устройство упрявлен ия сумматор ня накапливающем регис гистре с подключенной к нему логической схемэи, считываю t, и ее запэмиия1ещее устройство, вхэд11 кэт р тэ эгэ сэедииеиы с выходами прэграммиэгэ блэка, сэстояшегэ из р з регистра адреса и подключенной к нему л

1ЭГИЧЕЕКЭй СХЕМЫ, Я ВЫХЭДЫ 11ЭЛключены к с э этветс теуюгцим вх эдя м ире эбТ раээвателя паряллельпэгэ кода в иэс, едэвательныит л б эк индикации, сэстэягсилй из индикаторногэ регистра и пэдключ6ниэй к нему логической схемы, и буф р

1Е.ИЫИ НЯКЭ п1лтель, первый вход котэрэго сэединс.и с выходом преэбрязэвятеля паряллельиэгэ кэда .в гэследэвательный, с г1ервым входом логической схемы программного блока и со входами логических схем суммятэря и блока индикации, а первый выход подключен кэ второму входу логической схемы программнэгэ олэкя и к вь х д;, ЫХЭ ЯМ ЛЭГ11ЧЕСКИХ схем сумматора и блока индикации, э т и и— ч я ю ш а я с я тем, тЕ1 Чт Э С ЦЕЛЬЮ УИР Эпн Н И Я машины, эна сэдержит блэк иреэбразэвяния и выбора регистра, первые вхэд и вь хэд которого соединены сээтветствеииэ с первыми вхэДОМ И ВЫХОДЕМ бУфС Рнс1ГО 1 ЯКЕ1"И1СЛЯ, РЕГ ИСтровое устройстве, пер1и, c вход l! пыхал кс тс роroro полключены еоо;"г:,етегвс.t. t;î к ис рво1, у it

50 фериэго накопителя 13. Этот регистр используется для промежуточнэго преобразо»: вания данных, подаваемых в UHN. Информация, поданная в буферный регистр, должна быть информацией, содержащей данные или статус-информацию, поступающую из дополнительного отвода. Информация посту ! пает на определенный буферный:регистр только благодаря реагированию на соответствуюгцую команду.

Логические средства входят в состав средств ввода и вывода сигнала буферного накопителя 19 и заставляют средства вво- да и вывода реагировать на соответствую щие коды. Сигналы команды подаются в шину памяти 7. Выход буферного регистра . в средствах ввод-вывод присоединен к шинам 14 и 15.

Блоки вврда-вывода сигнала буферного накопителя 19 имеют четыре отводных вы20 борочных линии, которые соответственно соединены с периферийными блоками» связанными схематически с UBM.

При появлении сигнала на одной из ли ний дополнительный отвод, к которому подается этот сигнал, находится под контролем ЦВМ. Блоки ввода»вывода сигнала буферного накопителя 19 имеют выхэды, необходимые для приема шестнадцати сиг30 нялэв, прихэдяших с периферийных блоков, соединенных с дополнительными отводами.

Регистр блока индикации 34 не контролируется логической схемой выбора регистра 11. Блок индикации 34 содержит простой индикаторный регистр 35 и соответствующую логическую схему 36. Блок индикации 34 реагирует на определенные кодовые сигналы, подаваемые с шины памяти 7. Один сигнал может быть исполь» зэван для того, чтобы один или более битов в регистре 35 перешли эт логическо-го "О" до логической " 1", а другой - для того чтобы один или более битов в регистре 35 перешли эт логической "1" до лэгическогэ "О . Следующий кодовый сигнал может быть использован для проверки значения одного или более битов в регистре

35 и. зятем этделить или продолжить программу в зависимости от результатов проверки. Программный блок 4 реагирует на код, неэбхэдимый для команд, создаваемых в шине памяти 7, Шина ответа памяти 37 принимает сигналы из блока индикации 34, из блэка средств ввэда и вывода буферного накопителя 19, из сумматора 18 и с лэгическэи схемы выбора регистра 1 1, Затем эти сигHGJlbI подаются на логическую схему 9 в ирэгряммиэм блоке 4. Сигналы, поданные в шину памяти 7, являются простыми им пульсными сигналами, получаемыми в зяданное время. Реакция nporpat tt thoro счетчика 4 на сигнал, появлявшийся в шине ответа памяти 1, определяется временем, в течение которого сигнал подается ня эту шину.

Время, в течение которого появляется импульс на шине ответа памяти 1, эпрс деляет, какое последовательное действие должно быть предпринято логическими схемами 9 в ответ на определенную команду, Все блоки, работающие по сигналам команды, соединены с шиной ответа памяти 1 через простой транзистор. При работе определенных блоков пэ сигналу, поступившему в шину ответа памяти 1, транзистор устанявливается на определенное время. Ilp» этом только один транзистор в 11ВМ активен в любое заданное время ° Исходная шиная 14 и шина назначения 15 используются для выбэрэчных регистэрэв.

Имеется пять возможных этветэв ня curHBJibt) находящиеся ня шине ответа памяти

1. Логические схемы построены ия пэлуможет быть описан в значениях временных битов. ля изобретения

Ф э р м у л я

517278

12 третьему входам логической схемы програМмного блока, и группы накапливающих регистров, первые входы и выходы которых соединены йежду собой, а вторые входы подключены ко второму выходу блока преоб- 5 разования и выбора регистра, ко вторым входам буферного накопителя и регистрово

ro устройства и ко входу накапливающего регистра сумматора, второй и третий выхо; ды буферного накопителя соединены соот- l0 ветственно со вторым и третьим входами блока преобразования и выбора регистра, со вторым и третьим выходами регистрового устройства и с соответствующими выходами накапливающего регистра суммато- Н ра и группы накапливающих регистров.

2. ЦВМпоп. 1, атличающайс я тем, что в ней блок преобразования и выбора регистра содержит присоединен20 ную к его первым входу и выходу логическую схему выбора регистра и схему сложения-вычитания, входы которой соединены соответственно со вторым и третьим

1 выходами блока и с выходом логической схемы выбора регистра, а выходы подключены к соответствующему входу упомянутой логической схемы и ко второму выходу блока.

3. ЦВМ по и. 1, отличающаяс я тем, что в ней регистровое устройство содержит последовательно включенные регистры, сдвига, вход и выход первого из ! ° которых соединены соответственно с первыми входом и выходом, и логическую схему, входы и выходы которой подключены к соответствующим выходам и входам регистров сдвига, ко второму входу и ко второму и третьему выходам устройства.

517278

З. " итрогни

А.Камыс|иикгн11Рррект" р д. 1рахн1и;

Тираж 86< I I > иисное

Составитель

Реллкгор л.ут .хипа Техред >вниз(;2(- ) 113л Ъо 1 Зр

I II II Il II 1 I суларственного комитета Сонег Министров С(;(;Р но лелам изобретений и отк1пл ий

Москва, 3(-35 Раушская ням., L, I ) ! r: н i i lifl il "Патент", r. Ужгород, ул. Прс ек зя. 4

I ! ! !

I

1 !

I !

1 ! ! ! !

1 !

1 г1 !

1 ! !

1