Устройство для управления каналами

 

(11) 520592

Оп ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТС? СКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистииес;.их

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 24.06.74 (21) 2040597/18-24 с присоединением заявки №вЂ” (23) Приоритет (43) Опубликовано 05.07.76Бюллетень № 25 (45) Дата опубликования описания 28.09.76 (51) М. Кл.

Gr06 Р 9/16

Гасударственный комитет

Совета Министроа СССР оо делам изобретений и открытий (Я) УДК 681.325 (088.8) (72) Авторы изобретения

В. П. Качков, В. О. Каптюг, В. И. Овсянников и Ю. В. Тихович (71) Заявитела. (54) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ КАНАЛАМИ

Изобретение относится к области вычислительной техники, в частности, к устройствам для управления каналами ввода-выво» да ЦВМ.

Известно устройство для управления ка» 5 налами, содержащее блок управления адресом постоянной памяти, первый вход кото рого соединен с первыми входами устройства и блока управления микропрограммным прерыванием, блок управления адресом канала, 10 первый вход которого соединен со вторым выходом блока управления микропрограммным прерыванием, коммутатор шин, первый вход которого соединен со вторым выходом ус ройства. причем второй вход коммутатора 15 шин соединен с первым входом устройства и вторым входом блока управления адресом канала, выход которого соединен с первым входом коммутатора шин, третий вход, первый и второй выходы которо о соединены 20 соответственно со вторым входом, третьим и четвертым выходами устройства, пятый выход которого соединен с выходом блока управления адресом постоянной памяти, второй вход которого соединен с третьим вы» ходом блока управления микропоограммным прерыванием, первый вход которого соединен с третьим выходом устройства.

Недостатком известного устройства является низкое быстродействие.

Цель изобретения — повышение быстродействия устройства.

Поставленная пель достигается тем, что устройство содержит блок управления адресом микрокоманды, блок формирования приоритетного запроса на микропрограммное пре»рывание и блок управления адресом локальной памяти, выход которой и выход блока управления адресом микрокоманды соединены соответственно с шестым и седьмым выходами устройСТва, четвертый вход которого соединен с первыми входами блоков управления адресом локальной памяти, адресом микрокоманды и блока формирования приоритетного запроса на микропрограммное прерывание, второй в од которого и второй вход блока управления адресом микрокоманды соединены со вторым выходом устройства, пятый вход которого соединен с третьим входом блока управления адресом микрокоманды, третий вход и выход блока формировании приоритетного запроса на микропрограмм= ное прерывание соединены соответственно с четвертым выходом и вторым входом блока управления микропрограммным прерыва=нием, второй выход которого и первый вход коммутатора шин соединены соответственно со вторым и третьим входами блока управления адресом локальной памяти.

На фиг, 1 представлена блоксхема уст- И ройства для управления каналами; на фиг. 2 — блок формирования приоритетного запроса на микропрограммное прерь:ваение.; на фиг.

3 — блок управления адресом локальной па= мяти, на фиг. 4 — блок правления адресом

5 микрокоманды.

Устройство для управления каналами со= держит блок 1 управления микропрограм<,.;ным прерыванием, блок 2 уг<равлени.. адресом канала, коммутатор шил 3, блок 4 управле= ния адресом постоянпой памяти, блок 5 ; равления адресом микрокоманды, блок 6 уп-.равления адресом локальной памяти, блок 7 формирования приоритетного запроса на микро-: программное прерывание; 8-12 - входы и

13-19 - выходы устройства.

На фиг. 1 обозначены 20 - проне=соры и

21 23 — каналы ввода-вывода.

Блок 1 содержит регистр 24 признаков ликронрограммного прерывания элемент И. М

25, дешифратор запросов на микропрограммное прерывание 26, и регистр запросов на микропрограммное прерывание 27., Блок 2 содержит элемент "И 28, дсшифратор адреса канала 29, элемент ЬЕ

30,регистр адреса канала. 31, 1!роцессор состоит из оперативной памяти

32, арифметико-логического блока 33, ло= кальной памяти 34, блока микропрограмного управления 35 постоянной памяти 6, ре=з 40 гистра адреса 37, регистра возврата 38 и дешифратора микрокомапд 39; 40-входные информационные шины и 41 = въыодные ш = формационные шинъ процессора

42 - выход регистра 27„4-3 -. шыъ: признаков микропрограм. .:.ного прерывания, Блок формирования приоритетного запроса на микронрограмк лое прерывание содержит триггер 44 передачи и зац —.пленяя данных Я канала c Qp Dec Biil i, Tp ..ii < p «5 передачи B зацепления данчъс-. капала с адресом (Q -= 1), триггер 4 6 певец -щ sr з;. пе ле„ .!,i д д:.дщъ п( с адресом (й = 21, триггер 47 блокировки приоритетного апр; =а -..-. ответствующими элементами "И" Ь- 52 и алек ;ентами 1ЛИ 5 1-5-:.:

Блок управленя адп -у.с,г., пока„ а но и паi... я ти содержит дешир-iQYD.;: 57 к .лкропрограммнсг го преоывания„элема:л.ъ Г" i«8-=-63, элемен-Я

J ты ИЛИ 64-67; 68-70 — выходы дешифратора 57, 71, 72 — входы блока.

Блок управления адресом микрокоманды содержит дешифратор 73 поля микрокоманды

"условие один, дешифратор 74 поли микрокоманды условие два, узел занесения состояния канала 75, состоящий из элементов И-ИХ1И 76 81; 82, 83 - выходы блока.

Устройство для управленияканаламипредназначено для подключения к процессору ка палов ввода-вывода и управления передачей данных между ними.

Операция передачи данных в канале осу ществляется под управлением управляющего слова канала, которое хранится частично в регистрах канала, частично в локальной памяти 34, Для хранения управляющего слова мультиплексного канала используется часть специальной области оперативной памяти 32.

Управляющие слова канала первоначаль но хранятся в оперативной памяти 32 процессора 20 и содержит необходимую информацию для передачи данных: код выполняе мой команды, начальный адрес данных, счет чик числа передаваемых байтов и специаль ные признаки. Первое управляющее слово канала извлекается из оперативной памяти

32 по специально"инструкции,,которая задает адрес одного из каналов 21-23 и номер одного из внешних устройств, подключенных к выбранному каналу, и загружается в каналы 21-23 через выходные информаццон ные шины 41 процессора 20, коммутатор шин

3 и входные информационные шины 40 каналов 21-23.

Содержимое регистров каналов 21-23 может быть передано в процессор 20 для даль нейшей обработки через выходные информационные шины 41 каналов 21-23, коммута тор шин 3 и входные информационные шины

40 процессора 20.

Устройство для управления работает следующим образом.

Йля передачи управляющей информации между каналами 21-23 и процессором 20 адрес канала; указанный в инструкции, заносится в регистр 31 адреса канала с выходных информационных шин 41 процессора 20.

Через элемент И" 28 адрес канала поступает в дешифратор 29 адреса работающего канала, который формирует потенциал признака того канала, управление которым выполняется в данный момент, Этот потенциал (потенциалы) поступает в канал 21-23 ввода-выво= да, коммутатор шин 3, блок управления адресом локальной памяти 6, блок формирования приоритетного запроса на микропрограмм ное прерывание 7 через шины 14- адреса ка— на4 .ад

520592 0 управляющую информацию, канал

21-23 освобождает процессор 20 для выполнения последующих инструю..:":й и продолжает операцию ввода-вывода, используя информа» цию, расположенную в регистрах канала и локальной памяти 34 при помощи следую«

5 щих микропрограмм: передача данных; обслуживалие зацепления по команде; обслуживание конечного состояния, При необходимости вызвать соответст вующую микропрограмму канал устанавливает запрос на передачу данных или запрос на обслуживание зацепления по команде, или запрос на обслуживание конечного состояния соответственно, который через группу шин 10 запросов каналов поступает в регистр

27 запросов на микропрограммное прерывание.

С выхода 42 регистра 27 запросов на микропрограммное прерывание сигналы поступают z. дешифратор 26 запросов íà zpo программное прерывание, который формирует сигнал запроса на микропрограммное црерывание, поступаюший через элемент ИЛИ

25 в процессор 20 по шине 13 запроса на микропрограммное прерывание. По этому сиг»налу процессор 20 прерывает выполнение текущей микропрограммы и адрес прерванной микропрограммы заносит ь регистр 38 возврата адреса микропрограммного прерывания. Блок 4 управления адресов постоян ной памяти формирует начальный адрес вызываемой микропрограммы. Этот адрес через шины 17 занесения фиксированного адреса поступает в регистр 37 адреса постоянной памяти процессора 20. В момент перехода на микропрограмму передачи данных или обслуживания зацепления по команде, или обслуживания конечного состояния в регистре

24 признаков микропрограммного прерывания 46 устанавливается один из триггеров, показывающий, что канал выполняет соответствующую микропрограмму (передачу данных, обслуживание зацепления по команде, обслуживание конечного состояния) .

Регистр 24 прижаков микропрограммного прерывания содержит 3 Я. триггеров, т.е. три триггера для каждого канала: триггер обслуживания передачи данных, триггер 56 обслуживания зацепления по команде и триг гер обслужив.1ния конечного состояния.

Если в регистре 24 признаков микропрограммного прерывания установлен один из триггеров, то занесение адреса канала из 55 регистра 31 адреса канала в дешифратор 29 адреса работающего канала блокируется элементом "HE» 30 блокировки занесения адреса канала. В этом случае дешифратор

29 адреса работающего канала формирует 60 потенциалы признаков адреса канала, запрос которого выполняется в данный момент.

Фэрмирование потенциалов прижаков адреса канала выполняется в зависимости от состояния триггеров регистра 24 признаков микропрограммных прерываний, содержимое которого постугает в дешифратор 29 адре са работающего канала, элемент "HE" 30 блокировки занесения, блок 6 управления адресом локальной памяти и дешифратор 26 запросов на микропрограммное прерывание через шины 43 признаков микропрограммных прерываний.

При одновременном поступлении запросов на передачу данных, на зацепление по ко маиде и на передачу конечного состояния в регистр 27 запросов на микропрограммное прерывание соблюдается следующий приоритет обслуживания: передача данных, обслуживание зацепления по команде и обслуживание конечного состояния.

При подключении мультиплексного канала к устройству для управления каналами он имеет самый низкий приоритет.

В случае поступления в регистр 27 эапро сов от нескольких каналов, которые вызывают одну и ту же микропрограмму (например, обслуживание зацепления по команде селекторных каналов), приоритет в обслуживании имеет канал с меньшим адресом.

Если запрос на передачу данных (зацепление по команде, обслуживание конечного состояния) поступил в регистр 27 в тот момент, когда процессор 20 уже выполняет микропрограмму передачи данных (зацепление по команде, обслуживание конечного сос тояния), вызванную ранее запросом от другого канала, то дешифратор 26 не формирует сигнала запроса на микропрограммное прерывание, Сигнал запрета формирования запроса на микропрограммное прерывание поступает с шин 43, Микропрограмма передачи данных имеет самый высокий приоритет, и ее выпо жение не может быть прервано запросом на обслуживание зацепления по команде или на обслуживание конечного состояния, поэтому адрес прерванной микропрограммы сохраняется в регистре

38 возврата адреса микропрограммного прерывания на все время выполнения микропрограммы передачи данных, в конце выполнения котовой производится передача содержимого р. гистра 38 в регистр 37 адреса постоянной памяти и прерванная микропрограмма продолжается, Выполнение микропрограммы обслуживания конечного состояния может быть прервано запросом на прерывание обслуживания зацепления по команде или запросом на передачу данных. Выполнение микропрограммы обслу520592 живания зацепления по команде может быть прервано запросом на передачу данных, поэтому после выхода на микропрограмму обслуживания зацепления по команде или конечного состояния содержимое регистра 38 за- 5 писывается в ячейку локальной памяти 34, соответствующую выполняемой микропрограмме.

В конце выполнения микропрограммы

10 обслуживаниа зацепления по команде или конечного состояния содержимое регистра 38 восстанавливается из соответствующей выполняемой микропрограмме ячейки локальной памяти 34, производится передача содержи15 мого регистра 38 в регистр 37 адреса поотоянной памяти, и выполнение прерванной микропрограммы продолжается.

Выполнение микропрограммы обслуживания конечного состояния может быть прерва-20 но запросом на прерывание обслуживания зацепления по команде или запросом на передачу данных. Выполнение микропрограммы обслуживания зацепления по команде может быть прервано запросом на передачу данных, 2 поэтому после выхода на микропрограмму обсуживания зацепления по команде или ксонечного состояния содержимое регистра 38 записывается в ячейку ..окальной памяти 34, соответствующую выпа".наемой микропрограм-щ ме.

B конце выполнения микропрограммы обслуживания зацепления по команде или конечного состояния содержимое регистра 38 восстанавливается из соответствующей выполня-® емой микропрограммы ячейки локальной памяти 34, производится передача содержимого регистра 38 в регистр 37 адреса постоянной памяти, и выполнение прерванной ми.сропрограммы продолжается. 40

Микропрограмма передачи данных выполняет следующие действия: разгружает содержимое части регистров процессора 20 в локальную память 34; считывает управляющее слово канала в регистры процессора 20 из 45 локальной памяти 34; передает байт (группу байтов) из оперативной памяти 32 в канал 21 (22, 23) или из канала 21 (22, 23) в оперативную память 32; модифицирует адрес данных и счетчик байтов через арифме- 50 тическо-логический блок 33; записывает модифицированное управляющее слово канала в локальную память 34; восстанавливает прежнее содержимое регистров информацией из локальной памяти 34. 55

Микропрограмма обслуживания зацепления по команде выполняет следующие действия: разгружает содержимое части регистров процессора 20 в локальную память 34; считывает адрес управляющего слова канала из Ю локальной памяти 34; извлекает следующее управляющее слово канала из оперативной памяти 32; выполняет зацепление по команде; загружает управляющее слово канала в локальную память 34; восстанавливает содержимое регистров процессора 20 из локал ной памяти 34.

М икропрограмма обслуживания конечного состояния выполняет следующие действия: разгружает содержимое части регистров процессора 20 в локальную память 34; выполняет процедуру завершения операции вводавывода в канале; восстанавливает содержимое регистров пропессора 20 из локальной памяти 34.

Если при выполнении микропрограммы предачк данных содержимое счетчика байтов стало равно нулю, и в канале установлен признак зацепления по данным, то микропрограмма переходит к выполнению зацепления по данным, т.е. извлекает следующее управляющее слово канала из оперативной памяти

32 и загружает его в регистры канала 21 (22, 23) и в локальную память 34. Эта процедура вызывает дополнительную задержку в обслуживании запроса на передачу данных другого канала, а так как к каналу с меньшим адресом подключаются более быстродействующие внешние устройства, то дополнительная задержка в обслуживании запроса на передачу данных канала с меньшим адресом накладывает ограничения на скорость передачи данных внешнего устройства, подключенного к этому каналу.

С целью увеличении пропускнои способности канала с меньшим адресом устройство для управления каналами содержит блок 7 формирования приоритетного запроса на микропрограммное прерывание, который работает следующим образом.

Если при передаче данных канала с адресом и было обнаружено зацепление по данным, то микропрограмма записывает содержимое регистра 38 в соответствующую адресу канала ячейку локальной памяти 34 и переходит к процедуре выполнения зацепления по данным. Если при выполнении зацепления по данным канала с адресом поступил запрос на передачу данных канала (и- 1), то блок 7 вырабатывает сигнал 56 приоритетного запроса, который через элемент

"ИЛИ 25 поступает в процессор 20. Текущая последовательность микрокоманд процессора 20 прерывается, и выполняется микропрограмма передачи данных канала с адресом (12- 1).

После выполнения микропрограммы передачи данных прерванная микропрограмма продолжается.

520592

B микропрограммах, обслуживаю налы ввода-вывода, часто приходится обращаться к ячейкам локальной l, ìÿòè 34, которые хранят управляющее слово канала или сохраняют содержимое регистров процессора 20. Обращение к той или иной ячейке л окальн ой памяти 34 для извлечения (записи) управляющего слова каната зависит от адреса канала, микропрограмма которого выполняется в данный момент, а в зависимос- щ ти от типа выполняемого микропрограммного прерывания приходится запоминать (восстанавливать) содержимое регистров процес» сора 20 в (из) разных ячейках локальной памяти 34. Это обстоятельство вызывает 1б дополнительные затраты времени для анализа адреса текущего канала и типа выполняемого микропрограммного прерывания.

Время выполнения микропрограмм, обслуживающих каналы ввода вывода, уменьше- 20 но за счет непосредственной адресации каналов ввода-вывода 21-23 к ячейкам локальной памяти 34. Это достигается тем, что устройство для управления каналами содержит блок 6 управлении адресом ло- 25 кальной памяти.

При обращении к ячейкам локальной памяти

34, где сохраняется содержимое регистров процессора 20, блок 6 формирует один из трех базовых адресов локальной памяти 34, который через шины 18 адреса поступает в локальную память 34. Формирование базового адреса зависит от типа выполняемого микропрограммного прерывания, для этогс содержимое регистра 24 признаков микро35 программного прерывания поступает в блок

6 управления адресом локальной памяти че рез шины 43 признаков микропрограммного прерывания Формирование базового адреса

40 локальной памяти 34 осуществляется по сигналу процессора 20, поступающему в блок

6 управления адресом локальной памяти с управляющих шин 11 процессора 20. Полный адрес ячейки локальной памяти 34: фор- 5 мируется при помощи базового адреса и разрядов смещения. Разряды смещения указываются в поле микрокоманды и поступают в локальную память 34 с управляющих шин 11 процессора.

B случае обращения к управляющему слову канала блок 6 управления адресом локальной памяти "ормирует базовый адрес, Формирование базового адреса в этом случае зависит от адреса канала, потенциалы кото б рого поступают в блок 6 с выхода дешифратора 29 адреса работающего канала через шины 14 адреса канала. Полный адрес ячейки локальной памяти 34 формируется при помоши базового адрес и разрядов GMeme- 6О ния по сигналу процессора 20, поступающему в блок 6 с управляющих шин 11 процессора 20.

Таким образом, введение блока 6 управле= ния адресом локальной памяти позволяет использовать одни и те же микропрограммы при работе нескольких каналов ввода-вывода и увеличить пропускную способность каналов 21-23 за счет непосредственного доступа к необходимым ячейкам локальной памя:— ти 34.

В процессе выполнения операции вводавывода необходимо анализировать отдельные триггеры и управляющие потенциалы каналов

21-23. В зависимости от состож ия анализируемого триггера или управляюшего потенциала производится переход к той или иной микрокоманде микропрограммы.

Анализ триггеров и управляющих потенциалов выполняется с помощью двух специальных полей "условие один" и "условие два, содержащихся в микрокоманде. Разрядность каждого поля зависит от чисел анализирумых признаков (обычно каждое поле содержит четыре разряда). По каждой комбинации этих полей анализируется один признак, т. е. триггер или управляющий потенциал.

Если в результате анализа признака, указанного в поле "условие один, обнаруживается, что это условие выполняется, то последний разряд регистра 37 адреса постоялой памяти устанавливается в "единицу", если же это условие не выполняется, то последний разряд регистр 37 адреса постоянной памяти 36 устанавливается в"нуль".

Анализ условий по полю условие два выполняется аналогично анализу поля "условие один, но при этом устанавливается или сбрасывается предпоследний разряд регистра 37 адрсса постоянной памяти 36.

Таким образом, в зависимости от результатов анализа триггеров, указанных в поле условие один и условие два, в микрокоманде можно осуществлять переход по одному из четырех направлений в микропрограмме, Микрокоманда содержит только по одному полю "условие один и "условиедва", а к устройству управления каналами подключается несколько каналов 21-23, поэтому необходимо анализировать адрес гого канала, микропрог рамма которого в данный момент выполняется и, естественно, анализировать условия этого кнал."-, На такой анализ затрачивается дополнительное время, что в конечном итоге влияет на пропускную способность системы ввода-вывода. С целью сокращения времени обслуживания каналов ввода-вывода устройство для управления каналами содержит блок

5 управления адресом микрокоманды„

520592

Блок 5 управления адресом микрокоманды формирует сигналы установки в единицу" двух младших разрядов адреса постоянной памяти, который через шины 19 установки младших адресов постоянной памяти

36 поступает в блок 35 микропрограммного управления, а затем в регистр 37 адреса постоянной памяти 36. Сигналы установки двух младших разрядов постоянной памяти

36 формируются в зависимости от состоя- ð ния анализируемого триггера или управляющего потенциала, поступающего в блок 5 управления адресом микрокоманды через шины 12 состояний каналов 21»23, При этом в блоке 5 анализируется состояние того ка- д нала, адрес которого вырабатывает дешифратор 29 адреса работающего канала.

Описание работы блока 7 формирования приоритетного запроса на микропрограммное прерывание приведено на примере работы 20 трех каналов, подключенных к устройству для управления каналами.

По запросам на передачу данных каналов, поступающим на элементы "И" 48-50 с выхода регистра 27 запросов на микропрот раммное прерывание через шины 42 perner ра 27 устанавливается один из триггеров

44-46, микропрограмма передачи данных которого будет выполняться. Одновременно с установкой триггера 44 (45, 46) уста- ЗР навливается триггер 47 блокировки приоритетного запроса, Установка этих триггеров производится управляющим сигналом процессора 20 в момент перехода на микропрограмму передачи данных. Если триггер

47 включен только на время выполнения передачи данных и сбрасывается при анализе условия зацепления по данным, то триггеры 44-46 остаются включенными на время выполнения микропрограммы передачи данных и зацепления по данным. Сброс этих триггеров выполняется управляющими сигналами процессора 20, поступающими с управляющих шин 11 процессора, Так как выполнение микропрограммы передачи данных одного канала не может быть прервано запросом на передачу данных другого канала, то нулевой сигнал с выхода триггера 47 поступает на элементы И 52, 51 и запрещает 5р формирование сигнала 56 приоритетного запроса. Если во время выполнения процедуры зацепления по данным канала с адресом л или х -1 (триггер 47 сброшен) канал с адресом (Il-2) выработал запрос на передачу данных, который через регистр 27 по шине 42 поступает на элементы И 50, 52, то выход элемента "И" 52 возбуждается и через элемент "ИЛИ 55 поступает сигнал 56 приоритетного запроса, по кото- Е> рому текущая последовательность микрокоманд процессора 20 прерывается, и выполняется микропрограмма передачи данных. В момент переключения на микропрограмму передачи данных устанавливаются триггер

46 и триггер 47, нулевой сигнал с выхода которого поступает на вход элемента И

52 и блокирует формирование сигнала 56 приоритетного запроса, Если при выполнении зацепления по дан» ным канала с agpecoMa, каналу с адресом (a - 1) необходимо передать данные, он формирует запрос на передачу данных, который через регистр 27 по шине 42 поступает на элементы И 49, 51, выход последнего возбуждается и через элемент ИЛИ

55 и по выходу 56 выдается сигнал приоритетного запроса.

При обращении к ячейкам локальной памя ти 34 для сохранения (восстановления) содержимого регистров процессора 20 на вход дешифратора 57 выполняемого микропрограммного прерывания по шинам 43 поступает содержимое регистра 24 признака микропрограммного прерывания, который формирует один из трех потенциалов по выходам 68, 69, 70.

Потенциал 68 выполнения микропрограммы передачи данных, или потенциал 69 выполнения микропрограммы обслуживания зацепления по команде, или потенциал 70 выполнения микропрограммы обслуживании кс нечного состояния формируется, если выполняется соответствующая микропрограмма.

Эти потенциалы возбуждают на шинах 18 код адреса локальной памяти 34. Формирование базового адреса производится по управляющему сигналу 71 процессора 20, поступающему на элементы И 58-60 с управляющих шин 11 процессора 20. В зависимости от выполняемой микропрограммы на шины 18 адреса локальной памяти выдаются следующие базовые адреса:

1000 - при выполнении микропрограммы передачи данных;

0100 - при выполнении микропрограммы обслуживания зацепления по команде;

0010 — при выполнении микропрограммы обслуживания конечного состояния, При обращении к ячейкам локальной памяти 34, где хранятся управляющие слова каналов 21, 23, блок 6 передает по шине 18 адреса локальной памяти 34 один из трех базовых адресов:

1001 — работает канал с адресом и;

0101 — работает канал с адресом (n-1);

0011 — работает канал с адресом (и -2).

520592

Формировали: -.îãî или иного базового адреса локальной памяти 34 при обращении к управляющему слову кан:. зависит от адреса канала, вырабатываемоi о в данный момент дешифратором 29 адреса .заботаюmего канала, т, е, от адреса канала, микропрограмма которого выполняется в данный момент, при этом потенциалы признаков адреса канала поступают на элементы И 6163 с шин 14 адреса канала, Передача базового адреса локальной памяти 34 производится по управляющему сигналу 72 процессора 20, поступающему с управляющих шин 11 процессора 20.

Елок 5 управления адресом микрокоманды работает следующим образом. Состояние триггеров и управляющих потенциалов каналов 21-23 поступает на элементы "И-ИЛИ"

76-81 узла 75 с шин 12 состояний каналов, которые передают на вход дешифраторов 73 и 74 состояние триггеров и управляющих потенциалов того канала 21 23, адрес которого через шины 14 адреса кана.ла поступает в узел 75 занесения состояния канала с выхода дешифратора 29 адреса работающего канала. В зависимости от кода анализа состояния (каждому триггеру или управляющему потенциалу соответствует от дельный код), поступающего с управляющих шин 11 процессора 20 дешифраторы 73 и

74 анализируют состояние этого триггера (управляющего потенциала) и, если условие выполняется, вырабатываются сигналы выходов 82, 83 установки последнего и предпоследнего разрядов регистра 37 адреса постоянной гамяти 36, которые передаются в процессор 20 по шинам 19 установки двух младших адресов постоянной памяти.

Формула изобретения

Устройство для управления каналами, содержащее блок управления адресэм постоянной памяти, первый вход которого соединен с первьн.ги выходами устройства и блока управления микропрограммным прерыванием, блок управления адресом канала, первый вход которого соединен сэ вторым выходом блока управления микропрограммным прерыванием, коммутатор ши, первый вход котэрс го соединен со вторым выходом устройства, причем второй вход коммутатора шин ".эединен с первым входом устройства и вторым входом блока управления адресом канала, выход кэторэгэ соединен с первым входом коммутатора шин, третий вход, первый и второй выходы которого соединены соответственно со вторым входом, третьим и чет вертым выходами устройства, пятый выход

15 которого соединен с выходом блока управления адресом постоянной памяти, второй вход которого соединен с третьим выходом блока управления микропрограммным прерыванием. первый вход которого соединен с третьим входом устройс-.ва, э т л и ч а ющ е е с я тем, что, с целью повышения быстродействия, оно содержит блэк управления адресом микрокоманды, блок формирования приоритетного запроса на мгкропрэт раммное прерывание и блок управления адресом локальной памяти, выхэдкотэрэго и выход блока управления адресом микрокоманды соединены соответственно с шестым и седьмым выходами устройства, четвертый

ЗО вход которого соединен с первыми входами блоков управления адресом локальной памяти, адресом микрокоманды и блока формирования приоритетного запроса на микропрограммное прерывание, второй вход которого и второй . вход блока управления адресом микрэкоман. = ды соединены со вторым выходом устройства, пятый вход которого соединен с третьим вход= дом блока управления адресом микрэкоманды, третий вход и выход блока фэрмирова4О ния приоритетного запроса на микропрограммное прерывание соединены соответственно с четвертым выходом и вторым входом блэка управления микропрограммным прерыванием, второй выход которого и первый вход кэммутатора шин соединены соответственно со вторым и третьим входами блэка управления адресом локальной памяти,, 520592

7S

42

Составитель Ф. Шагиахметов

Редактор Л. Утехина Техред М. Ликович Корректор А. Гриценко

Заказ 4389/204 Тираж 864 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж 35, Раушская наб., д. 4/5

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4