Циклический аналого-цифровой преобразователь

 

Союз Советских

Социалистических

Республик

Оп ИСАНИЕ

ИЗОБРЕТЕ Н ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (») 526075 (61) Pîïîëíèòåëüíoå к авт, свид-ву (22) Заявлено19.08.74 (21) 2054435/21 с присоединением заявки М (23) Приоритет (43) Опубликовано 25.08.76.Бюллетень К 31 (45) Дата опубликования описания 04.11.76

z (51) М. Кл.

Н 03К 13/17

Гос дарстаенный иомитет

Соаета Мннистроа СССР оо делам изобретений и отирытий (53) УДК 681.325 (088. 8) (72) А втор изобретения

Л.А, кубицкий (71) Заявитель

Львовский ордена Ленина политехнический институт (54) ЦИКЛИЧЕСКИЙ АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ

Изооретение относится к области вычислительной техники и может быть использовано в системах управления.

Известны циклические аналого-цифровые преобразователи, используюшие конденсаторные элементы в качестве запоминающих и передающих звеньев (1), Однако такие преобразователи не обладают достаточно высокой точностью преобразования.

Наиболее близким по технической сушнос- 1О ти является аналогс цифровой преобразователь, содержаший входное устройство, выход которого через первый ключ, управляюший вход которого соединен с первым выходом устройства управления, подключен к неинвер- д тирукхиему входу усилителя, первый выход которого через второй ключ, управляющий вход которого соединен со вторым выходом устройства управления, подключен к первой обкладке первого конденсатора, вторая об- 20 кладка которого соединена с обшей шиной, и через первый буферный усилитель к первому входу компаратора, второй выход усилителя через третий ключ, управлятоший вход

Ъ которого соединен с третьим выходом уст- 25

2 ройства управления, подключен к первой обкладке второго конденсатора, вторая обкладка которого соединена с обшей шиной, а через торой буферный усилитель - ко второму входу компаратора, управляюший вход которого соединен с первыми входами регистра, управляющего триггера и четвертым выходом устройства управления, а выход компаратора подключен ко вторым входам регистра и триггера управления, выходы источника образцовых напряжений через четвертый и пятый ключи, управляюшие входы которых соединены соответственно с первым и вторым выходами управляюшего триггера, соединены между собой (21.

11елью изобретения является уменьшение погрешности преобразования.

Это достигается тем, что в устройство дополнительно введены три ключа и четыре резистора, причем выход первого буферного усилителя через первый резистор соединен со входом первого дополнительного ключа, выход которого соединен с неинвертируюшим входом усилителя, а управляющий вход — с пятым выходом устройства управления, и

526075 входом второго дополнительного ключа, управляющий вход которого подключен к шестому выходу устройства управпения, а выход через второй резистор соединен с выходами четвертого и пятого ктпочей, а через тветий

J резистор — co входом третьего допол ительного ключа, управляющий вход которого ttogключен к седьмому выходу устройства управления, а выход — к инвертируюшему входу усилителя и через четвертый резистор — к to выходу второго буферного усилителя.

Схема предложенного устройства поясняется чертежом.

Устройство содержит входное устройство 1, источник 2 образцовых напряжений, усилитель 3 с неинвертируюшим входом 4, инвертируюшим входом 5, выходом 6, синфазным с неинвертируюшим входом 4, и выходом 7, пвотивофазным входу 4, конденсаторы 8, 9, ключи 10-17, устройство управ-20 пения 18, буферные усилители 19, 20, компаратор 21, резисторы 22, 23, регистр 24, выход 25 компаратора 21, управляющий триггер 26, резисторы 27, 28.

Выход входного устройства 1 через ключ 25

10 подключен к неинвертируюшему входу 4 усилителя 3, выход 7 которого через ключ 17 подключен к первой обкладке конденсатора 9, вторая обкладка которого соединена с обшей шиной, и через буферный усилитель 20 — к ЗО первому входу компаратора 21. Выход 6 усилителя 3 через ключ 16 подключен к первой обкладке конденсатора 8, вторая обкладка которого соединена с общей шиной, а через буферный усилитель 19 — ко второму входу компаратора 21, управляющий вход которого соединен с первыми входами регистра 24 и управляющего триггера 26 . Выход 25 компаратора 21 подключен ко вторым входам регистра 24 и управляющего триггера 26. @

Выходы источника образцовых напряжений 2

COCttttH01 »t CO B>;OgQ ttt KJ1iO teé 1 3 tt 1 4, равляюшие вход». которых соединены,соответственно, с первым и вторь м выходами управляющего триггера 26. Выход буферного @ усилителя 20 через резистор 23 соединен входом >t x oLIB 1 5, Bt »ход HGTGpo о соединен с неинвертиру>сшим входом 4 усилителя 3, ft входом ключа 11, выход которого через резистор 27 соединен с выходами клк-5О ей 1 3 и 1 4 н через резистор 28 со входом ключа 12. Выход последнего подключен к инвертируюшему входу 5 усилителя 3 и через резистор 22 — к выходу буферного усилителя

l 9. Управляющие входы ключей 1 0-1 7 и три триггера 26 соединены с выходами устройства управления 1 8.

В исходном состоянии ключи 10 и 16 замкнуты, а ключи 11 и 12, 15 и .7 разо% мкнуты. Напри>кение от входного устройства

1 поступает на неинвертируюший вход 4 усилителя 3. С разомкнутым ключом 12 коэффициент передачи устройства, содержащего последовательно соединенные усилитель 3, ключ 16 с конденсатором 8, буферный усилитель 19, становится равным 1.

Конденсатор 8 заряжается до напряжения, при котором выходное напряжение буферного усилителя 19 равно напряжению на входе 4 усилителя 3. Напряжение с выхода буферного усилителя 19 поступает на вход компаратора 21, устанавливая его в одно из двух состояний "1" ипи "0".

Состояние "1" соответствует присутствию положительного напряжения на выходе буферного усилителя 19, а также напряжения, равного нулю, состояние "0" — отрицательного. Состояние компаратора 21 переносится в регистр 24, указывая на полярность напряжения входного устройства 1.

Если напряжение входного устройства 1 положительно, результат преобразования снимается с регистра 24 в прямом коде, если отрицательно, — то в дополнительном. При этом завершается первый цикл работы.

Во втором цикле в соответствии с состоянием компаратора 21 устанавливается управляющий триггер 26, подавая на один из ключей 13 или 14 отпираюшее напряжение.

Установка осуществляется по сигналу устройства управления 1 8.

При установке управляющего триггера 26 в состояние "l", что соответствует положительному напряжению на выходе буферного усили еля 19, замыкается ключ 13, разрешая поступление на резисторы 27 и 28 rtoпожительного напряжения от источника образцовых напряжений 2, При установке управляющего триггера 26 в сосотояние "0" на резисторы 27 и 28 через ключ 14 поступает отрицательное напряжение, По сигналу устройства управления 18 замыкаются ключи 11, 15, 17 и размыкаются ключи 10, 16. Ключ 12 удерживается в разомкнутом состоянии. Входным напряжением в данном цикле для усилителя 3 становится напряжение, присутствующее на выхо де буферного усилителя 19.

Обратная связь буферного усилителя 19 в этом цикле содержит элементы: ключи 11, 15, резисторы 23, 27. Резисторы 23, 27 равны, коэффициент передачи усилителя 3 составляет 2. На входе 4 усилителя 3 устанавливается напряжение, равное напряжению входа 5, а на выходе буферного усилителя

20 — напряжение в соответствии с выраже/ зт

1 нием E = 2 (E — зт ) t де E cu вх в гнал, прикладываемый ко входу 5 и E — об526075 разцовый сигнал, поступавший на вход 4 усилителя 3.

Напряжение с выхода буферного усилителя

20 поступает на вход компаратора 21, устанавливая его в "1" или "0" в зависимости от того положительно (или равно нулю) или отрицательно напряжение. Состояние компаратора 21 переносится в старший разряд регистра 24. Завершается второй цикл работы.

В третьем цикле замыкаются ключи 12, д

16, размыкаются ключи 11, 17. Ключи 13, 14 переключаются в соответствии с новым состоянием управляющего триггера 26, перенесенным от компаратора 21. В этом цикле входным напряжением усилителя 3 ста- 15 новится напряжение, присутствчющее на выходе буферного усилителя 20. Обратная связь в данном цикле содержит элементы: ключ 12, резисторы 22 и 28. Резисторы

22, 28 равны и коэффициент передачи уси- 20 лителя 3 составляет 2.

На входе 5 усилителя 3 устанавливается напряжение, равное напряжению входа 4, а на выходе буферного усилителя 19 напряже/f ние в соответствии с выражением E = 2 25 вк ; me E вк — сигнал

ll прикладываемый ко входу 4 и 2 з - образцовый сигнал, поступающий на вход 5 усилителя 3. Напряжение с выхода буферного усилителя 19 поступает на вход компаратора 21Я устанавливая его, а вместе с ним последуктший разряд регистра 24 в состояние "1" или

"0".

B очередном, четвертом цикле замыкаются ключи 11, 17. размыкаются ключи 12, 35

16 и далее работа протекает, как во втором цикле. Пятый цикл соответствует третьему и так далее до окончания преобразования.

Конденсатор памяти и ключ, .через который заряжается конденсатор, включены в контур отрицательной обратной связи, что уменьшает зависимость погрешности преобразования от скорости изменения сигнала.

Формула изобретения 4> циклический аналого-цифровой преобразс ватель, содержащий входное устройство, выход которого через первый ключ, управляющий вход которого соединен с первым выхо- 5О дом устройства управления, подключен к неинвертируюшему входу усилителя, первый выход которого через второй ключ, угравляющий вход которого соединен со вторым выходом устройства управления, подключен к первой обкладке первого конденсатора, вторая обкладка которого соединена с обшей шиной, и через первый буферный усилительк первому входу компаратора, второй выход усилителя через третий ключ, управляющий вход которого соединен с третьим выходол1 устройства управления, подключен к первой обкладке второго конденсатора, вторая обкладка которого соединена с обшей шиной, а через второй буферный усилитель — ко второму входу компаратора, управляющий вход которпго соединен с первыми входами регистра, управляющего триггера и четвертым выходом устройства управления, а выход компаратора подключен ко вторыл входам регистра и триггера управления, выходы источника образцовых напряжений через четвертый и пятый ключи, управляющие входы которых соединены соответственно с первым и вторым выходами управляющего триггера, соединены между собой, о т л и ч а ю ш и йс я тем, что, с целью уменьшения погрешности преобразования, в него дополнительно введены три ключа и четыре резистора, причем выход первого буферного усилителя через первый резистор соединен со входом первого дополнительного ключа, выход которого соединен с неинвертируюшим входол усилителя, а управляющий вход - с пятым. выходом устройства управления, и входом второго дополнительного ключа, управляющий вход которого подключен к шестому выходу устройства управления, а выход через второй резистор соединен с выходами четвертого и пятого ключей, а через третий резистор - со входом третьего дополнительного ключа, управляющий вход которого подключен к седьмому выходу устройства управления, а выход — к инвертируюшему входу усилителя и через четвертый резистор — к выходу второго буферного усилителя.

Источники информации, принятые во внимание при экспертизе:

1. Патент СШЛ л," 3588881, Класс

340-347, опубликован июль 1971 г.

2. Авторское свидетельство СССР

Мо 351311, М. Кл. Н 03 К 13/17, 2

11.01.71 г. (прототип).

52607"

Составитель Р.. Стом

Техред Г. Родак Корректор А Гриценко

Редактор Л, Народная

Филиал ППП "Патент, г. Ужгород, ул. Проектная, 4

Заказ 5143f490 Тираж 1 029 Подписное

ЦНг1ИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5