Устройство для дифферинцирования частотно-импульсных сигналов

 

0 1 526916

OnИСЛНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Йоюз Советских

Социалистических республик (61) Дополнительное к авт. свид-ву (22) Заявлено 18.06.75 (21) 2146304/24 (51) М. Кл G 06G 7,118 с присоединением заявки №

Государственный комитет

Совета Министров СССР оо девам изобретений и открытий (23) Приоритет

Опубликовано 30.08.76. Бюллетень № 32

Дата опубликования описания 10.12.7б (53) УДК 681.335(088.8) (72) Автор изобретения (71) Заявитель

Ю. В. Каллиников

Научно-исследовательский и проектный институт по комплексной автоматизации нефтяной и химической промышленности (54) УСТРОЙСТВО ДЛЯ ДИФФЕРЕНЦИРОВАНИЯ ЧАСТОТНОИМПУЛЪСНЫХ СИГНАЛОВ

Изобретение относится к области автоматики и вычислительной техники и может быть применено в информационно-измерительHûõ и управляющих системах с широким диапазоном изменения входного частотно-импульсного сигнала.

Известно дифференцирующее устройство, содержащее частотно-импульсный вычитающий блок, входы которого соединены соответственно с входом устройства и выходом двоичного умножителя, подключенного входами к выходам делителя опорной частоты и выходам реверсивного счетчика, входами соединенного соответственно с входом устройства и выходом двоичного умножителя.

Известно также дифференцирующее устройство, содержащее знаковый триггер и частотно-импульсный умпожитель с включенным на его входе элементом «ИЛИ», входы которого подключены к выходам частотно-импульсного вычитающего блока и входом знакового триггера, а выход частотно-импульсного умножителя соединен с счетным входом реверсивного счетчика.

Наиболее близким по технической сущности к изобретению является устройство для дифференцирования частотно-импульсных сигналов, содержащее блок управления, соединенный входом с входом устройства, неуправляемый делитель частоты, выход которого подключен к счетному входу основного счетчика, генератор опорной частоты, трп управляемых делителя частоты, три группы логических элементов «И», соединенных первыми входами с

5 поразрядными выходами основного счетчика и подключенных выходами к соответствующим цифровым входам управляемых делителей частоты, блок вычитания импульсов с включенным на его входах распределителем пмпуль10 сов, сигнальные входы которого подключены к выходам первого и второго управляемых делителей частоты, причем выход вычитающего блока соединен с сигнальным входом третьего управляемого делителя частоты, спгналь15 ные входы первого и второго управляемых делителей частоты подключены к входу неуправляемого делителя частоты, а вторые входы групп элементов «И» всех групп, управляющий вход распределителя импульсов и входы

20 обнуления управляемых делителей частоты и основного счетчика соединены с соответствующими выходами блока управления.

Известные устройства имеют ограниченный диапазон изменения входной дифференцируе25 мой частоты.

Цель изобретения — расширение диапазона изменения входного сигнала.

Это достигается тем, что в предлагаемое дифференцирующее устройство введены два

30 управляемых делителя частоты, дешифратор и

526916

З0

К М d „. (t)

fî

45 () К" df (t) — dt

65 о

fî

М К

6JIoK, подключенный входами входу устройства и выходам дешифратора, соединенного входами с поразрядными выходами основного счетчика, причем выходы логического блока соединены с входами управления изменением коэффициентов деления дополнительных управляемых делителей частоты. Сигнальный вход первого дополнительного управляемого делителя частоты, подключенного выходом к входу неуправляемого делителя частоты, соединен с выходом генератора опорной частоты, а сигнальный вход второго дополнительного управляемого делителя частоты, подключенного выходом к выходу устройства, соединен с выходом третьего основного управляемого делителя частоты.

На чертеже показана блок-схема предлагаемого устройства.

Устройство содержит генератор 1 опорной частоты, управляемые делители 2, 3, 4 частоты, дополнительные управляемые делителя 5 и 6 частоты, каждый из которых состоит из вычитающего счетчика 7, реверсивного сдвигающего регистра 8 и группы логических элементов

«И» 9, неуправляемый делитель частоты 10, основной суммирующий счетчик 11, три группы элементов «И» 12, 13 и 14, распределитель импульсов 15, вычитающий блок 16, дешифратор 17 с двумя выходами 18 и 19 опорных значений кода, логический блок 20 с сдвигающим выходом 21 и двумя знаковыми выходами 22 и 23, блок управления 24 с восемью выходами

25 — 32 управления узлами устройства.

Устройство работает следующим образом.

В блоке управления 24 из последовательности импульсов входного сигнала f,(t) формируются управляющие сигналы, определяющие последовательность работы узлов устройства.

С выхода генератора 1 импульсы опорной частоты f, подаются на счетный вход управляемого делителя 5 частоты, где она делится на коэффициент М, образующийся в виде параллельного кода в регистре 8. Частота с выхода делителя 5 поступает на счетные входы неуправляемого делителя 10 и управляемых делителей 2 и 3, в делителях 2 и 3 делится на коэффициенты, записанные в виде параллельного кода в регистрах памяти соответствующего делителя. В делителе 10 частота делится на постоянный коэффициент К. Частота с выхода делителя 10 поступает на счетный вход счетчика 11, где ее импульсы суммируются в промежутках времени, равных текущим периодам входного сигнала и формируемых путем подачи на вход обнуления счетчика 11 импульсов входного сигнала f(t) через блок 24.

На выходах разрядов счетчика 11 в момент опроса с блока 24 образуется код N, пропорциональный текущему периоду Т; входного сигнала

Этот код через элементы «И» 14 и элементы

«И» 12 либо 13 в зависимости от сигналов управлсния с выходов 30, 26 и ?8 блока 24 записывается в предварительно очищенные от старой информации сигналами сброса с выходов 29, 25, 27 pccècòðû памяти управляемых делителей частоты 2, 3 и 4. Элементы «И» 14 открываются по каждому импульсу окончания текущего периода, и в регистр памяти управляемого делителя 4 записывается код i-го периода. Элементы «И» 12 и 13 открываются поо ередно, в результате чего в регистр памяти одного записывается код -го периода, а в другом остается код (— 1)-го периода, записанный в предыдущем такте.

На выходе делителей 2 и 3 в зависимости от содержимого регистров памяти образуются частоты

; ㄠ— т,)-.=- „

Эти частоты поступают на распределитель импульсов 15, который управляется сигналом от блока 24 таким образом, что всегда на одном из его выходов присутствует частота F,(t), а на другом F,(t — T;) независимо от того, на какие входы эти частоты поступили. В блоке 16 формируется знак и величина разности этих частот AF (t), пропорциональная производной входной частоты и текущему периоду входного сигнала

AF„(t) =Г„() — F (t — T) =-К"-"" T

Эта частота поступает на счетный вход управляемого делителя частоты 4, осуществляющего деление ее па величину Л т,. пропорциональную текущему периоду входного сигнала. Частота на выходе делителя 4

Эта частота делится в управляемом делителе

6 на коэффициент М, такой же как в делителе

5, в результате чего выходная частота устройства т. е. пропорциональна производной входного сигнала по времени.

Частота f, является промежуточной и ее изменение не сказывается на выходном сигнале. Это обстоятельство позволяет построить автоматическую следящую систему изменения входной частоты fi основного счетчика 11 в зависимости от изменения входной частоты устройства f,-(t) и соответственно кода Nт, в счетчике 11 путем соответствующего изменения коэффициента деления делителя 5 в зависимости от превышения кодом N т„. в счетчике 11 опорных значений. Следящая система выполняется из дешифратора 17, подключенного к выходам разрядов счетчика 11 и логического блока 20, подключенного к двум выходам дешифратора 17 и к входу устройства, 52(i!) 16

Опорное значение кода N „„-„, при достижении которого кодом в счетчике 11 на выхопе 18 дешифратора 17 появляе1с:I .. пал, выбирается пз соображений обеспечения требуемой дискретности изменения для минимального значения периода входного сигнала

100 мии fä 7 мин где б --требуемая дискретность изменения кода периода Т,. Опорное значение кода N, ка, по дости>кении которого на выходе 19 дешифратора 17 появляется сигнал, выбирается вдвое большим, чем N„„,„„. При уменьшении входной частоты f,(t) код в счетчике 11 начинает увеличиваться, и когда входная частота станет вдвое меньшей максимальной входной частоты, т. е. f„(t) =f„„„,/2 код в счетчике 11 достигает значения Умакс= 2/1 — — Тмин и H3 Bblходе 19 дешифратора 17 появляется сигнал, по которому в логическом блоке 20 вырабатывается сигнал знака. По этому сигналу по выходу 22 устанавливаются реверсивные сдвигающие регистры 8 в делителях 5 и 6 на сло>кение. Затем вырабатывается сигнал сдвига, который по вь1ходу 21 поступает на сдвпговые входы регистра 8, осуществляя сдвиг влево кода в регистре, в результате чего коэффициент деления делителей 5 и 6 увеличивается вдвое относительно первоначального значения. Соответственно вдвое уменыпаются частота Г, и f>.

Код в счетчике 11 уменьшается и изменяется в диапазоне!V,„„„)N р,. )У„„„. При дальнейшем уменьшении входной частоты код ЖГ

ОнятЬ УВЕЛИ 1ИВаpтся И При fx(t) =1 макc(t)/4 вновь достигает значения У Г, Процесс увеличения вдвое коэффициентов деления делителей

5 и 6 повторяется. Аналогично работает устройство и дальше, каждый раз увеличивая вдвое коэффициенты деления делителей 5 и 6 при достижении кодом У Т,. в счетчике 11

ОПОРНОГО ЗНаЧЕНИЯ Умакс.

Если входная частота f. (t) начинает увеличиваться, коэффициенты деления делителей 5 и 6 уменьшаются. При увеличении входной частоты вдвое относительно первоначальной, соответствующей установленному коэффициенту деления делителей 5 и 6, код в счетчике

11 уменьшается до значения У„„н. При этом на выходе 18 дешифратора 17 появляется сигнал, по которому в блоке 20 с учетом относительного появления во времени входного сигнала вырабатываются сигнал изменения знака управления регистрами 8 на вычитание и сигнал сдвига регистров вправо, в результате чего коэффициент деления делителей 5 и 6 уменьшается вдвое и соответственно код НГ х увеличивается и начинает изменяться в диапазоне У„„н,)УГх )У„,ак,. Аналогично Работает устройство и дальше, каждый раз уменьшая

> зо

60 коэффициенты делен. я де.il теле 1 5 и 6 вдВое при уменьшении кода B счетчике 11 +o Bc, 1ичпи, 0IIOPtIOI0 КОДа Л„нн.

При таком построении устройства верхняя граница входной частоты ограничивается быстродействием счетных разрядов, а нижняя входная частота может изменяться практичсBI

Формула изобретения

Устройство для дифференцирования частотно-импульсных сигналов, содержащее блок управления, соединенный входом с входом устройства, неуправляемый делитель частоты, выход которого подключен к счетному входу основного счетчика, генератор опорной частоты, три управляемых делителя частоты, три группы лоп1чески элементов «И», соединенных псрвыми входами с поразрядными выходами основного счет;ика и подключенных выходами к соотвегствующпм цифровым входам управлясмык делителей частоты, блок вычитания импульсов с включенным на его входах распределителем импульсов, сигнальные входы которого подключены к выходам первого и второго управляемы.; делителей частоты, причем выход вычитающего блока соединен с сигнальным входом третьего управляемого делителя частоты, сигнальные входы первого и второго управляемых делителей частоты подключены к входу неуправляемого делителя частоты, а вторые входы элементов «И» всех групп, управля1ощий вход распределителя импульсов и Входы обнуления управляемых делителей частоты и основного счетчика соединены с соответствующими выходами блока управления, отлич а ю щ е е с я тем, что, с целью расширения диапазона изменения входного сигнала, в устройство дополнительно введены два управляемых делителя частоты, дешифратор и логический блок, подключенный входами к входу устройства и выходам дешифратора, соединенного входами с поразрядными выходами основного счетчика, причем выходы логического блока соединены с входами управления изменением коэффициентов деления дополнительных управляемых делителей частоты, сигнальный вход первого дополнительного управляемого делителя частоты, подключенного выходом к входу неуправляемого делителя частоты, соединен с выходом генератора опорной частоты, сигнальный вход второго дополнительного управляемого делителя частоты, подключснного выходом к выходу устройства, соединен с выходом третьего основного управляемого де лителя частоты.

51 3i

Составитель С. Казинов

Техред 3. Тараненко Корректор Л. Денискина

Редактор Т. Рыбалова

Типография, пр. Сапунова, 2

Заказ 2314/12 Изд. № 1650 Тираж 864 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5