Устройство для контроля параллельного двоичного кода на четность

 

Союз Советских

Социалистимеских

Республик

ОПИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (»)530332 (61) Дополнительное к авт. свид-ву— (22) Заявлено 20,09.74 (21) 2062201/24 с присоединением заявки ¹â€” (23) Приоритет (43) Опубликовано 30.09.76.Бюллетень № 36 (45) Дата опубликования описания 09.12.76 (51) М. Кл.

G 06 F 11/10

Гасударственный комитет

Соввтв Министров СССР по делам изобретений и открытий (53) УДК 68 1. 3 2 6. .75(088,8) (72) Авторы изобретения

И. 3. Белик и M. Г. Дубров (71) Заявитель (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПАРАЛЛЕЛЬНОГО

ДВОИЧНОГО КОДА НА ЧЕТНОСТЬ

Изобретение относится к вычислительной технике и может применяться для обнаружения одиночных ошибок при передаче информации в двоичном коде.

Известны устройства для контроля параллельного двоичного кода на четность, эснованцые на суммировании разрядов пс моду2 и на определении логически четного числа единиц, записанных в регистре. Зти устройства содержат регистр, логические щ элементы "И, "ИЛИ", ключи.

Однако с ростом разрядности контролируемого кода сложность таких устройств увеличивается.

Наиболее близким пэ технической сути д к предлагаемому является устройство для кэнтроля параллельного двоичного кода на четность, содержащее триггер.

Сравнительно низкое быстродействие зтогэ устройства определяется зависимостью 20 его от разрядности контролируемого кода.

Цель изобретения — повышение быстродействия устройства. Это достигается тем, что в предлагаемое устройство введены два элемента "И" и регистр сдвига, причем 25 инфэрмациэнныкгп входами устрэйства являются параллельные входы регистра сдвига, нулевые разрядные выходы которого соединены с вхэдамп гервэго элемента "И", выход которого сэедпчен с первым вхэдом второго элемента "И", вторэй вход второго элемента "И" сэединен с шинэй тактовой частоты, а егэ выход — с входом сдвига регистра сдвига, выход кэторэгэ соединен со счетным входом триггера, выхэд триггера является выходом устройства.

На чертеже изображена схеМВ предлагаемого устройства.

Устрэйство содержит регг стр сдвига 1, элементы "И" 2 и 3, триггер 4, вход 5 установки триггера в нуль, шину тактовой частоты 6.

Один из входов элемента "И" 3 соединен с шиной тактовой частоты 6, а второй— с выходом элемента "И" 2, регистр сдвига 1 подключен выходами к входам элемента "И" 2 и к счетному входу тригг ера 4.

Информационные входы устройства соединены с параллельными вхэдами регистра сдвига 1, нулевэй вход триггера 4- — с входом 5 установки триггера в нуль, а выход триггера — с выходом устройства, Устройство работает следующим образом.

В исходном состоянии регистр сдвига 1 находится в нулевом состоянии, и на выходе элемента "И" 2 имеется потенциал, запрещающий прохождение импульсов тактовой частоты на вход регистра сдвига 1 через элемент И 3. Триггер 4 также установлен в нулевое состояние.

Контролируемый код подается на входы регистра сдвига 1 и записывается в нем, при этом состояние регистра сдвига 1 изменяется относительно исходного (нулевого) состояния, и на выходе элемента "И"

2 появляется потенциал, разрешающий прохождение импульсов тактовой частоты на вход регистра сдвига 1 через элемент "И"

3. Код, записанный в регистре сдвига 1, начинает сдвигаться, и в результате < сдвигов триггеры регистра сдвига устанавливаются в нулевое состояние, и на выходе элемента "И" 2 появляется сигнал, запрещающий дальнейшее прохождение сигналов тактовой частоты на вход регистра сдвига 1.

В процессе сдвига информации на выходе регистра сдвига 1 появляются сигналы, количество которых определяется контролируемым кодом, т, е. количеством единиц в контролируемом коде.

Зти сигналы поступают на вход триггера 4 и переключают его, После окончания процесса сдвига информации состояние триггера указывает, какое количество сигналов (четное или нечетное) поступило на его вход, т. е. по состоянию триггера можно определить четность или нечетность контролируемого кода.

Таким образом, скорость работы устройства (время контроля) зависит от контролируемого кода. Скорость имеет минимальное значение, равное скорости контроля в указанном прототипе, при наличии "1 " в старшем разряде контролируемого кода. B этом случае количество сдвигов равно количеству разрядов кода r), так как на вход регистра сдвига 1 необходимо подать импульсов сдвига для того, чтобы установить все триггеры регистра сдвига в нулевое состояние.

)Q При наличии "1" только в младшем разряде на вход регистра сдвига необходимо подать только один импульс, и все триггеры регистра сдвига 1 устанавливаются в нулевое состояние.

15 При наличии единиц в любом разряде, включая (-й, на вход регистра 1 необходимо подать (импульсов сдвига. Таким обра3оМ, быстродействие устройства зависит от количества импульсов сдвига, поданных на

20 вход регистра 1, и выше, чем у прототипа.

Формула изобретения

Устройство для контроля параллельного двоичного кода на четность, содержащее триггер, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, уст ройство содержит два элемента "И" и реЗО гистр сдвига, причем информационными входами устройства являются параллельные входы регистра сдвига, нулевые разрядные выходы которого соединены с входами первого элемента "И",. выход которого соединен с первым входом второго элемента "И", второй вход второго элемента "И coenèнен с шиной тактовой частоты, а его выход — c входом сдвига регистра сдвига, выход которого соединен со счетным входом триггера,. выход триггера является выходом устройства.

ЦНИИПИ 3аиаа 5235У559 Тира>и 864 Пеаииаиае

Филиал ППП "Патент", r. Ужгород. ул. Проектн >