Устройство для формирования и хранения вычетов чисел по модулю три

 

(11) 473l84

СОМз Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 09.01.73 (21) 1876086/18-24 с присоединением заявки № (23) Приоритет

Опубликовано 05.06.75. Бюллетень № 21

Дата опубликования описания 03.09.75 (51) Ч. 1хл. С 06f 11/10

Государственный комитет

Совета Министров СССР во делам изобретений и открытий (53) УДК 681.325.5 (088.8) (72) Автор изобретения

H. H. Епишии (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ И ХРАНЕНИЯ

ВЫЧЕТОВ ЧИСЕЛ 1|O МОДУЛЮ ТРИ

Изобретение относится к области вычислительной техники и дискретной автоматики.

Устройство для формирования и хранения вычетов чисел по модулю три (свертка чисел по модулю три) предназначено, в основном, для контроля передачи кодов.

Известны свертки чисел по модулю параллельного и последовательного типа. Свертки чисел параллельного типа при значительных аппаратурных затратах обладают высоким быстродействием. В тех случаях, когда не требуется большого быстродействия, применяют свертки чисел последовательного типа, реализация которых не требует большого объема оборудования.

Известные устройства содержат два триггера, два элемента задержки, входы которых соединены с единичными выходами соответствующих триггеров и два элемента «ИЛИ», выходы которых подключены к счетным входам соответствующих триггеров, нулевые входы которых соединены с управляющим входом устройства, дополнительные элементы задержки и формирователи.

Целью изобретения является упрощение устройства.

Эта цель достигается благодаря тому, что в информационные входы устройства подключены к первым входам элементов «ИЛИ», вторые входы которых соединены с выходами соответствующих элементов задержки.

Это позволяет осуществить непосредственное воздействие двоичных сигналов в соответствии с их весовыми функциями и задержагп,ых сигналов переноса на схемы «ИЛИ» при формировашгп вычетов чисел «01, 10, 11».

На чертеже показана схема устройства.

Оно содержит два триггера 1 и 2, соединенных обра —,íûìè связями в кольцо, два элемента «ИЛИ» 3 и 4, выходы которых соединены со счетными входами триггеров, и два элемента задержки 5 и 6 в цепях обратной связи.

Устройство формирует вычеты чисел «01, 15 10, 11». Двоичные разряды кода, вычеты которого требуются получить в соответствии с их весовыми функциями с помощью коммутационной аппаратуры, подаются на входы элементов 3 и 4. Причем разряды кода, имеющие значение весовой функции, равное «1», подаются на вход элемента 4, а разряды кода, имеющие значение весовой функции, равное «2», — на вход элемента 3. Другие входы этих логических схем соединены цепями обратной связи, содержащими элементы задержки 5 и 6, которые обеспечивают задержку единицы переноса на время действия вход. ного импульса.

Двухразрядный регистр на счетных триггерах 1 старшего разряда вычета и 2 младшего

473184

Предмет изобретения

Составитель С. Громова

Техред 3. Тараненко

Редактор Л. Утехина

Корректор Л. Орлова

Заказ 218474 Изд. М 778 Тираж 679 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, Ж-35, Раушская наб., д. 475

Типографии, пр. Сапунова, 2 разряда вычета в совокупности с обратными связями представляет сооой накапливающий сумматор по модулю три, на котором в каждый такт работы образуются вычеты чисел по модулю три.

Устройство для формирования и хранения вычетов чисел по модулю три, содержащее два триггера, два элемента задержки, входы которых соединены с единичными выходами соответствующих триггеров и два элемента

ИЛИ, выходы которых подключены и счетным гходам соответствующих триггеров, ну5 левые входы которых соединены с управляющим входом устройства, о т л и ч а ю щ е е с я тем, что, с целью упрощения устройства, в нем информационные входы устройства подключены к первым входам элементов «ИЛИ», I0 вторые входы которых соединены с выходами соответствующих элементов задержки.

Устройство для формирования и хранения вычетов чисел по модулю три Устройство для формирования и хранения вычетов чисел по модулю три 

 

Похожие патенты:

В пт6 // 391561

Изобретение относится к области передачи информации и предназначено для измерения значения отношения сигнал-шум на входе декодера

Изобретение относится к области кодирования и декодирования данных, в частности к способу и устройству декодирования кода порождающей матрицы с низкой плотностью

Изобретение относится к вычислительной технике, в частности к обнаружению и исправлению ошибок при передаче информации по каналам связи или записи/чтения информации на устройствах памяти, например системах магнитной, магнитооптической, оптической памяти

Изобретение относится к вычислительной технике и может быть использовано для организации контроля работоспособности сдвигателей двоичных кодов высокопроизводительных цифровых вычислительных машин и систем

Изобретение относится к вычислительной технике и может быть использовано при создании высоконадежных вычислительных систем
Наверх