Двоичный счетчик импульсов

 

фВВВееЭейВ 1т ",нс -, хмачаМФФ (Щфв191®ф Ж® п1153946!

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 15.10.74 (21) 2067418/21 с присоединением заявки № (23) Приоритет

Опубликовано 30,09.76. Бюллетень № 36

Дата опубликования описания 20.10.76 (51) М. Кл. - Н 03К 21/32

Государственный комитет

Совета Министров СССР (53) УДК 621.373.4 (088.8) по делам изобретений и открытий (72) Автор изобретения В. А. Горохов (71) Заявитель Ростовское отделение Государственного ордена Трудового Красного

Знамени проектного института «Тяжпромэлектропроект» им. Ф. Б. Якубовского (54) ДВОИЧНЫЙ СЧЕТЧИК ИМПУЛЬСОВ

Изобретение относится к импульсной технике и может быть использовано при разработке вычислительных устройств.

Известен двоичный счетчик импульсов для циклических преобразователей, содержащий счетные ячейки-триггеры, соединенные последовательно, разбитые на декады, центральный блок управления, электронный селектор, с помощью которого блок управления соединяется с триггерами соответствующей декады, буферный регистр с запоминающим устройством и логические элементы. Счетчик позволяет осуществлять ускоренный перенос сигнала между триггерами соответствующих декад, однако он конструктивно сложен.

Известен также счетчик импульсов, состоящий из последовательно включенных триггеров, разделенных на группы младших и старших разрядов, блока сквозного переноса сигналов старших разрядов, состоящего из многовходовых логических элементов «И», входы каждого из которых подключены соответственно к выходам предыдущих триггеров, а выходы — к входу последующего триггера, и логических элементов «ИЛИ», образующих системы связи между триггерами счетчика.

Такой счетчик имеет недостаточное быстродействие.

Цель изобретения — повышение быстродействия.

Это достигается тем, что в предлагаемый двоичный счетчик импульсов введен блок формирования сигналов младших разрядов счетчика, состоящий из логических элементов

5 «И», попарно подключенных к входам логических элементов «ИЛИ», и инверторов, входы которых соединены с выходами триггеров соответствующих младших разрядов счетчика, а выходы — с входами соответствующих логи10 ческих элементов «И» блока формирования сигналов младших разрядов счетчика, причем остальные входы логических элементов «И» блока формирования сигналов младших разрядов счетчика соединены с выходами соот15 ветствующих триггеров младших разрядов счетчика. При этом к входам каждого из триггеров младших разрядов подключены попарно двухвходовые логические элементы «И», входы которых соединены с соответствующи20 ми выходами предыдущих триггеров и входом счетчика.

На чертеже показана структурная электрическая схема счетчика.

Счетчик содержит триггеры 1 — 10 (тригге25 ры 1 — 4 являются триггерами младших разрядов, а триггеры 5 — 10 — триггерами старших разрядов), блок формирования сигналов младших разрядов счетчика, состоящий из инверторов 11 — 14, двухвходовых логических

30 элементов «И» 15 — 20. попарно подключен530461 ных к логи еским элементам «ИЛИ» 21 — 23, и усилителей инверторов 24 — 27, блок сквозного переноса сигналов старших разрядов счетчика, состоящий из многовходовых логических элементов «И» 28 — 31; выходы 32, ЗЗ первого разряда счетчика и вход 34 счетчика.

На входах триггеров 1 — 4 младших разрядов счетчика включены импульсно-потенциальные элементы «И» 35 — 42.

Счетчик работает следующим образом.

На вход 34 поступают импульсы задающего генератора (на чертеже не показан) отрицательной полярности со скважностью 0,5. Попарно-перекрещивающиеся связи потенциальных входов импульсно-потенциальных элементов «И» 35 — 42 последующих триггеров с выходами предшествующих триггеров образуют систему запретов срабатываний всех триггеров, кроме одного.

При поступлении первого тактового импульса задающего генератора на объединенные счетные входы триггеров (вход 34) положительным импульсом, образованным задним фронтом тактового импульса, опрокидывается триггер 1. После этого инверсный выход триггера 1 создает нулевой потенциал на связанном с ним потенциальном входе верхнего элемента «И» последующего триггера, подготавливая его к опрокидыванию следующим (вторым) импульсом задающего генератора. Триггеры срабатывают поочередно с частотой, уменьшенной по сравнению с частотой следования тактовых импульсов задающего генератора во столько раз, сколько триггеров имеется.

Из выходных импульсов напряжений триггеров 1 — 4 формируются выходные импульсы первого и второго разрядов счетчика двухвходовыми элементами «И» 15 — 20. Исключение влияния нестабильности задних фронтов этих импульсов, приводящих к симметрии, производится инверторами 11 — 14, Формирование импульсов напряжений первого разряда происходит следующим образом: на один из входов элемента «И» 15 поступает импульс с прямого выхода триггера

1, а на второй ее вход — выходной импульс инвертора 13. В результате формируется импульс, передний фронт которого образован закрыванием соответствующего транзистора триггера 1, а задний — инвертированным сигналом от закрывания транзистора триггера 2.

Таким образом, нестабильные задние фронты импульсов триггеров в формировании импульсов младших разрядов не участвуют.

5 Аналогично элементами «И» 16, 17, 18 формируются остальные импульсы первого разряда. С помощью элементов «ИЛИ» 21, 22 сформированные импульсы объединяются в серию выходных импульсов первого разряда. Эти

10 импульсы усиливаются и инвертируются усилителями-инверторами 24, 25.

На выходах 32, 33 (первый разряд) получаются выходные импульсы первого разряда.

Процесс формирования импульсов напряже15 ния второго разряда не отличается от описанного. Порядок работы старших разрядов счетчика (триггеров 5 — 10) аналогичен обычному порядку работы счетчиков.

Формула изобретения

Двоичный счетчик импульсов, содержащий последовательно включенные триггеры, разделенные на группы младших и старших разря25 дов, блок сквозного переноса сигналов старщих разрядов, состоящий из многовходовых логических элементов «И», входы каждого из которых подключены соответственно к выходам предыдущих триггеров, а выходы — к

З0 входу последующего триггера, о т л и ч а юшийся тем, что, с целью повышения быстродействия, в него введен блок формирования сигналов младших разрядов счетчика, состоящий из логических элементов «И», попарно

З5 подключенных к входам логических элементов «ИЛИ», и инверторов, входы которых соединены с выходами триггеров соответствующих младших разрядов счетчика, а выходы соединены с входами соответствующих логи40 ческих элементов «И» блока формирования сигналов младших разрядов счетчика, причем остальные входы логических элементов «И» блока формирования сигналов младших разрядов счетчика соединены с выходами соот45 ветствующих триггеров младших разрядов счетчика, при этом к входам каждого из триггеров младших разрядов подключены попарно двухвходовые логические элементы «И», входы которых соединены с соответствующи50 ми выходами предыдущих триггеров и входом счетчика.

53046i

Составитель Т. Артюх

Техред М. Семенов

Корректор О. Тюрина

Редактор Т. Рыбалова

Типография, пп. Сапунова, 2

Заказ 2177/11 Изд. M 1685 Тираж 1029 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, 7К-35, Раушская наб., д. 4 5