Устройство для измерения приращения сопротивления

 

Союз Советских

Социалистических

Республик

О П И С A H + Е (») 531086

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДИТИЛЬСТВУ (б1) Дополнительное к авт. свид-ву (22) Заявлено23.06.75 (21) 2147225/21 с присоединением заявки № (23) Приоритет (43) Опубликовано 05.10.76.Бюллетень №37 (51) М. Кл.е

С 01 R 17/10

Государственный комитет

Совета Министров СССР по делам иаооретений и открытий (53) УДК 621.317. .733 (088.8) (45) Дата опубликования описания01.03.77

A. Д„Мозговой и Л. H. Латышев (72) Авторы изобретения (71) Заявитель

Уфимский нефтяной институт (54) УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ ПРИРАШЕНИЯ СОПРОТИВЛЕНИЯ

Известны также устройства для измерения приращения и сопротивления, содержащие мостовую схему, состоящую из резисторов, ключи, буферный усилитель, последовательно соединенные интегратор, усилитель-ограничитель и датчик калиброванных материалов времени, к выходам которого подключены управляющие входы ключей и вход измерителя временных интервалов (2 j.

Недостатком этих устройств является зависимость результатов измерений от коэф- >

Изобретение относится к электроизмерительной технике и может быть использовано при создании устройства для измерения приращения сопротивления и функционально связанными с ним электрическими величинами.

Известны мостовые схемы для измерения приращения сопротивления, содержащие собственно мостовую схему, источники питания и индикатор Г1). 10

Недостатком этих устройств является низкая точность измерения. фициента усиления буферного усилителя и нелинейность отсчета.

Цель изобретения — устранение нелинейности отсчета.

Эта цель достигается тем, что в предлагаемом устройстве для измерения приращения сопротивления вершина измерительной диагонали, в которую включен исследуемый резистор, соединена непосредственно с одним из входов буферного усилителя, его другой вход через ключ соединен с противоположной вершиной измерительной диагонали и через другой ключ — с вершиной диагонали питания, а выход буферного усилителя подключен к входу интегратора, На чертеже изображена блок-схема предлагаемого устройства, Устройство содержит мостовую схему, состоящую из исследуемого резистора 1 и постоянных резисторов 24, сопротивления которых 8 равны начальному значению исследуемого резистора 1, ключи 5 и 6, буферный усилитель 7, интегратор 8, усилитель-ограничитель 9, датчик 10 ка5310 либрованных интервалов времени и измеритель 11 временных интервалов.

Устройство работает следующим образом, При приращении резистора 1 на вели жну

9 2(2R + ".>,В)

<1) где LI - напряжение подаваемое с усили9

Э теля-ограничителя 9 в диагональ питания

nR

П

8 2(2й+ЬВ) R С

0 =К О

3 8 (2) где К вЂ” коэффициент усиления буферного усилителя, В,С 8- резистор и конденсатор интегратора 8.

В этот момент ключ 5 закрь>вае-:. сп, ключ 6 открьвается и, вь;дег:;лвшеесн н; вершину диагоначи питания, не имь:;.ц.е>: обшей точки с исследуемым резисторо I 1, напряжение К

Х 9 2 R + I>> R подается через буферный усилитель вход интегратора 8, на выходе котрого осразуется напряжение, характеризующееся крутизной, также пропорциональной величине д Q.Ïo истечении времени Т напряжение на выходе интегратора 8 изменится на величину

Х1 о т 9 2R+ и R С (4)

> iI

HocKoJIbK)" напРЯжениЯ >-> 8 H И Р IIPQTII»>oIIoложны по знаку и равны по величине, то по истечении времени Т,, напряжение на выходе интегратора достигает нуля. и -о "=О (5) моста.

При этом датчик 10 открывает ключ 5 на время Т„.

R течение этого времени напряжение через буферный усилитель 7 подается навход интегратора 8, на выходе которого образуется линейно-изменяющееся напряжение, характеризующееся крутизной, пропорциональной величинесД.

По истечении интервала времени Тл напряжение на вьглоде интегратора 8 достигает

И вели ыны

86 4

Отсюда интервал времени Т порционален приращению ЛМ прямо проьВ

ХТ П ZR цифровой измеритель интервалов суммирует две цикла интегрирования и измеряет временной интервал. Г = Т„+Т =Т

nR (8)

>; х х л

Из уравнения 9 видно, что измеренныи интервал прямо пропорционален приращению

n,R и не зависит от коэффициента усиления буферного уси.—. теля.

Ф о;,>ула и"-обретения

Уст>;:и во д;я из >зрения приращения с-г>:" ..-,>ения, со >ержашее ..остовую схему, с.-с-.о-."..->ую из резпс=оров> кл:-. м, буферн-,>й ус>:литель, последовательно соединенгь>е интсгратор, усиди>тел>.— ограничитель и

".ò пя калиброванных . птервалов врал:еьи, вь>xolIE>ì которого нодключень. превляк .аие входы кчк>чей н вход измерителя врел>ецных интервачов, о >;> . ч : ю . . е— е с я тем что, целью устране>ц я нели ейности отсчете, вер>цчна измерительной .I :.>;;.. ;Ill м ста в к..-л >:-.: ьлл >че-: 1>с --=„, ..,> .;й резистор соеди>>ена -. lï::o,>едст ес одним из входов буферного ус;:,:ителя, его другой вход через ключ соединеH с противоположной вершиной измерительной диагонали и через другой клк>ч - с вершиной диагонали питания, а выход буферного усилителя подклкчен к входу интегратора.

Источники информации, принять>е во внц>мание при экспертизе:

1, Карандеев К. В. Специальные методы электрических измерений, ГЭИ, М,, 1963, с. 127-143-аналог.

2. Авторское свидетельство СССР № 423055, кл. 4 01 R 17/10, 19.11.71прототип.

В момент, когда напряжение на выходе интегратора 8 достигает нуля, усилитель ог раничитель 9 изменяет полярность выходного напряжения, вследствие чего датчик времени снова íà Тп открывает ключ 5, и все процессы повторяются, выделяя временной интервал

Составитель А. Изюмов

Редактор С. Титова Техред M Левицкая Корректор В. Куприянов

Заказ 5361/163 Тираж 1029 Подписное

ЫНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент, г. Ужгород, ул, Проектная, 4