Арифметическое устройство

 

О П И С А Н И Е (и) 542993

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 06.07.73 (21) 1944501/24 с присоединением заявки М (51) М. Кл."- G 06F 7 38

Совета Миннстрав СССР по делам изобретений н открытий (53) Ъ ДК 681.325(088,8) Опубликовано 15.01.77. Бюллетень № 2

Дата опубликования описания 07.02.77 (72) Авторы изобретения (71) Заявитель

Ю. М. Ачкасов, Е. М. Лунев и Л, И. Уханов

Научно-исследовательский институт автоматики и электромеханики при Томском институте автоматизированных систем управления и радиоэлектроники (54) АРИФМЕТИЧЕСКОЕ УСТРОЙСТВО

ГосУдаРственный комитет (23) 1-1риоритет

Изобретение относится к вычислительной технике, в частности к устройствам для выполнения математических операций, и может .быть использовано при построении специализированных процессоров высокой производительности.

Известное устройство для вычисления квадратного корня, содержащее регистры корня и подкоренного выражения, а также анализатор кодов, имеет низкое быстродействие, операция выполняется в нем за (и — 1)» тактов (1).

Наиболее близким к изобретению по технической сущности является устройство, содержащее сдвигающий регистр, выходы разрядов которого через первую группу элементов «И», другие входы которых подключены к шине управления, соединены со входами двух регистров сомножителей, выходы разрядов которых подключены ко входам матрицы умножения на сумматорах, соответствующие выходы которой соединены со входами регистра произведения и регистра подкоренного выражения (2). Для этого устройства характерным является то, что операция производится как операция вычисления цифр результата, начиная с младшего разряда за (п — 1) (b+2) цикла, а быстродействие его недостаточно для высокопроизводительного процессора.

Целью изобретения является увеличение быстродействия. В описываемом устройстве это достигается тем, что в нем инверсный выход

i-го разряда регистра подкоренного выраже5 ния соединен через элемент «И — ИЛИ» с первым входом -го сумматора последнего ряда матрицы умножения, а прямой выход -го разряда регистра произведения через другой элемент «И — ИЛИ» соединен со вторым входом

10 этого сумматора, выходы разрядов сдвигающего регистра через вторую группу элементов

«И», другие входы которых соединены с шиной упраьлеиия и соответствующим выходом матрицы умножения, подключены к другим

15 входам регистров сомножителей.

На чертеже представлена функциональная схема описываемого устройства.

Сдвигающий регистр 1 через группу элементов «И» 2 соединен со входами двух регистров

20 сомножителей 3, а через группу элементов

«И» 4, зругие входы которых подключены к соответствующим выходам матрицы умножения 5 на сумматорах, соединен с другими входами регистров 3, а выходы регистров 3 соеди25 иены со входами матрицы умножения 5, соответствующие выходы которой соединены со входами регистра произведения 6, прямой выход i-го разряда регистра произведения соеди542993 нен со входом элемента «И вЂ” ИЛИ» 7, инверсный выход i-ro разряда регистра подкоренного выражения 8 соединен со входом элемента

«И — ИЛИ» 9, выходы элемента «И вЂ” ИЛИ» соединены с соответствующими входами сумматора 10, выход старшего разряда которого соединен со входом 11 элемента «И». Кроме того, в устройстве имеются шины управления 12 и 13, шина переноса старшего разряда сумматоров 14 и шина управления 15.

В режиме умножения сдвигающий регистр

1 установлен «в нуль», в регистры 3 занесены сомножители. Сумматоры матрицы 5 суммируют частичные произведения, на шину 13 подается «О», и последний ряд сумматоров 10 формирует окончательный результат, который заносится в регистр 6.

Извлечение корня производится методом обратного поиска, т. е. последовательным подбором цифр сомножителей; начиная со старшего разряда за п циклов, где n — разрядность результата. В этом режиме в регистр 8 заносится подкоренное выражение, регистры 3 очищаются, в первый разряд регистра 1 заносится «1». После подачи импульса установки па шину 12 в оба регистра 3 заносится «1» и происходит возведение в квадрат числа 0,100...

О. В конце первого полуцикла произведение записывается в регистр 6, на шину 13 подается сигнал разрешения сравнения, при агом по входам сумматора 10 подключаются произведение и инверсия подкоренного выражения.

Результатом сравнения является сигнал на шине переноса старшего разряда 14. Если он равен «1», то квадрат предполагаемого результата больше подкоренного выражения, и в данном разрязе результата должен быть «О».

По приходу на шину 15 импульса установки в данный разряд регистра 3 заносится «О», если перенос равен «1», если же он равен «О», то в нем остается записана «1». На этом первый цикл заканчивается, «1» сдвигается в следующий разряд регистра 1 и повторяется та же процедура. Через и циклов результат оказывается записан в регистрах 3.

Как видно из описания работы, сущность улучшения заключается в том, что для повышения быстродействия вычисление цифр корня производится, начиная со старшего разря5 да, с помощью умножителя, содержащего матрицу сумматоров, элементы которого используются и в качестве анализатора цифр. Применение матричной схемы позволяет сделать арифметическое устройство быстродействую10 щим, многофункциональным и однородным по структуре, что особенно важно при серийном п р о из водстве.

Формула изобретения

Арифметическое устройство, содержащее сдвигающий регистр, выходы разрядов которого через первую группу элементов «И», другие входы которых подключены к шине управ20 ления, соединены со входами двух регистров сомножителей, выходы разрядов которых подключены ко входам матрицы умножения на сумматорах, соответствующие выходы которой соединены со входами регистра произведения

25 и регистра подкоренного выражения, о т л ич а ю щ е е с я тем, что, с целью повышения быстродействия устройства, в нем инверсный выход 1-го разряда регистра подкоренного выражения соединен через элемент «И — ИЛИ»

З0 с первым входом -ro сумматора последнего ряда матрицы умножения, а прямой выход 1-го разряда регистра произведения через другой элемент «И — ИЛИ» соединен со вторым входом этого сумматора, выходы разрядов сдви35 гающего регистра через вторую группу элементов «И», другие входы которых соединены с шиной управления и соответствующим выходом матрицы умножения, подключены к другим входам регистров сомножителей.

40 Источники, принятые во внимание при экспертизе:

1. Авторское свидетельство СССР М 301702, М. Кл. - G 06F 7/38, 1968.

2. Авторское свидетельство СССР ХО 326576, 45 М. Кл." G 06Г 7/38, 1968.

542993

Составитель Ь. Белкин

Техред Е. Петрова

Редактор Л. Тюрина

Корректор Т. Добровольская

Типография, пр. Сапунова, 2

Заказ 103!4 Изд. Хо 101 Тираж 899 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, )К-35, Раушская наб., д. 4/5