Устройство фазирования аппаратуры передачи информации циклическим кодом

 

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (») 544161 (б1) Дополнительное к авт. свид-ву (22) Заявлено29.10.74 (21) 2071452/09 с присоединением заявки № 2107245/09 (23) Приоритет 21.02.75 по п. 2 (43) Опубликовано25.01.77Бюллетень «¹ 3 (45) Дата опубликования описания 13.05.77 (51) М. Кл г

Н 04 L 7/10

Государственный номитет

Соввта Министров СССР

Ilo делам изаоретений и открытий (53) УДК 62 1.394. . 14 (088.8 ) (72) Авторы изобретения

E. Б. Бродская и В. С. Блейхман (71) Заявитель (54) УСТРОЙСТВО ФАЗИРОВАНИЯ АППАРАТУРЫ

ПЕРЕДАЧИ ИНФОРМАЦИИ 11И1(ЛИЧЕCI<ИN 1:ОДОМ

Изобретение относится к технике фазирования при передаче информации, закодированной циклическим кодом, и может быть использовано в системах связи, автоматики, телемеханики. 5

Известно устройство фазирования для определения достоверности информации, передаваемой циклическим кодом, содержащее схе— му подсчета ошибок, формирователь импульсов сброса, триггеры запрета фазирования, 10 устройства задержки, регистр сдвига, элемент совпадения, счетчик выделения тактовых импульсов Pl).

В этом устройстве фазирование осуществляется с помощью последовательных сдви- 15 гов информационной последовательности на один символ в сторону синхронного состояния, из-за чего время вхождения в синхронизм велико.

Наиболее близким по технической сушности 20 к заявленному изобретению является устройство фазирования аппаратуры передачи информации циклическим кодом, содержащее на входе элемент НЕТ и последовательно соединенные регистр сдвига, дешифратор, эле — 25 мент И, одна группа входов которого соединена с выходом основного счетчика (2).

Недостаток этого устройства заключается в том, что сдвиг осуществляется запретом более половины (для кодов т(k ) символов очередной комбинации. Сдвиг осуществляется в сторону запаздывания, поэтол:у количество символов, потерянных до вхождения в синхронизм, большое и соответственно — больше время вхождения в синхронизм.

11ель изобретения — уменьшение времени вхождения в синхронизм.

Это достигается тем, что в устройство фазирования аппаратуры передачи информации циклическим кодом введены дополнительный счетчик, блок памяти, дополнительные первый и второй элементы И и ИЛИ, прп этом между упомянутым выходом основного счетчика и второй группой входов элемента И включен дополнительный счетчик, а другие выходы основного счетчика подключены к входу регистра сдвига через последовательно соединенные первый дополнительный элемент

И, к второй группе входов которого подключен выход элемента НЕТ, блок пал яти, вто544161 рой дополнительный элемент И, к второй группе входов которого подключены выходы элемента И, и элемент ИЛИ, к одному из входов которого подключен выход элемента НЕТ, другой вход которого соединен с входом основного счетчика непосредственно и через дополнительный элемент ИЛИ вЂ” с выходами элемента И, причем выход основного счетчика соединен с входом регистра сдвига, а выход дополнительного счетчика -с входами щ сброса дешифратора, блока памяти и дополнительного счетчика, а также в него введен дополнительный узел памяти, состоящий из последовательно соединенных элемента И, входы которого соединены с выходами гене в 15 ратора, дешифратора и счетчика соответственно, элемента памяти, на второй вход которого подан информационный сигнал, а на третий — тактовые импульсы, первый вентиль, к второму входу которого подключен один из 20 выходов триггера, и элемент ИЛИ, второй вход которого подключен к другому входу триггера через второй вентиль, к другому входу которого подключен выход элемента

НЕТ, при этом к входам триггера подключены выходы элемента памяти и второй вход элемента НЕТ соответственно.

В таком устройстве информация, которая в известном устройстве терялась до вхождения в синхронизм, теперь запоминается и, когда синхронное состояние найдено, считывается.

На чертеже представлена структурная электрическая схема устройства.

Устройство фазирования аппаратуры пере- 35 дачи информации циклическим кодом содержит на входе элемент HET 1 и последовательно соединенные регистр сдвига 2, дешифратор 3, элемент И 4, одна группа входов которого соединена с выходом основного счетчика 5 4р через дополнительный счетчик 6, а другие выходы основного счетчика 5 подключены к входу регистра сдвига 2 через последова— тельно соединенные первый дополнительный элемент И 7, к второй группе входов кото- 45 рого подключен выход элемента HET 1, блок памяти 8, второй дополнительный элемент

И 9, к второй группе входов которого подключены выходы элемента И, и элемент ИЛИ 10, к одному из входов которого подключен вы- 50 ход элемента НЕТ 1, другой вход которого соединен с входом основного счетчика 5 непосредственно и через дополнительный элемент ИЛИ 11 — с выходами элемента И 4, причем выход основного счетчика 5 соединен55 с входом регистра сдвига 2, а выход дополнительного счетчика 6 — с входом сброса дешифратора 3, блока памяти 8 и дополнительного счетчика 6; кроме того, устройство содержит дополнительный узел памяти, состоя-60 щий из последовательно соединенных элемента И 12, входы которого соединены с выходами генератора (ГТИ), дешифратора 3 и ос— новного счетчика 5 соответственно, элемента памяти 13, на второй вход которого подан информационный сигнал, а на третий— тактовые импульсы, первый вентиль 14, к второму входу которого подключен один из выходов триггера 15, и элемент ИЛИ 16, второй вход которого подключен к другому входу триггера 15 через второй вентиль 17, к другому входу которого подключен выход элемента НЕТ 1, при этом к выходам триггера 15 подключены выходы элемента памяти 13 и второй вход элемента HET 1 соответственно.

Устройство работает следующим образом.

Для осуществления фазирования информа— ционная последовательность сигналов поступает в регистр сдвига 2 и обрабатывается в нем.

После записи в регистр сдвига 2 последнего разряда делимого в нем фиксируется окончательный остаток или, если комбинация относится к разрешенным кодовым комбинациям, регистр 2 переходит в нулевое состояние. -ый импульс основной тактовой частоты f пропускает сигналы с выхода регистра 2 на дешифратор 3.

Последние и- +1-: q символов запоминаются в блоке памяти 8 при совпадении в элементе И 7 соответствующих тактовых импульсов с основного счетчика 5 разрядов и информационных символов, поступающих через элемент НЕТ 1, который находится в разрешающем состоянии.

В зависимости от того, на каких выхо— дах дешифратора 3 4- появляется сигнал, в регистр сдвига 2 записываются в качестве первых символов И- -. и -ый символы, поступающие через второй дополнительный элемент И 9 с соответствующими импульсами с дополнительного счетчика 6, которые проходят через элемент И 4.

Необходимое количество тактовых импульсов с дополнительного счетчика 6 через элемент И 4 и элемент ИЛИ 10 записывается также в основной счетчик 5. В это же время элементом НЕТ 1 осуществляется запрет прохождения информационных символов на регистр 2.

l -ый символ с дополнительного счетчика

6 сбрасывает регистр 2 на нуль, а также переводит блок памяти 8 и дешифратор 3 в нулевое состояние.

На регистр сдвига 2 поступают следующие символы информационной последовательности из канала связи, т.е. на регистр сдвига 2 поступают последних символа преды544161 душей комбинации и й- < символа следующей, Поступившее Л -поэлементное слово анализируется таким же образом, как описано выше на остаток.

Как только остаток, записанный после проверки в регистре 2, становится равным нулю и ни на одном из выходов дешифратора

3 не будет появляться сигнал, схема войдет в синхронное состояние.

Таким образом, за счет запоминания сим- 0 волов предшествующих комбинаций и использования этих символов при проверке следующей комбинации, уменьшается число проверяемых информационных символов до вхождения в синхронизм по сравнению с прототи- 5 пом.

Одновременно с осуществлением поиска синхронного состояния устройство осуществляет запоминание поступающей информационной последовательности в элементе памя- 20 ти 13.

Как только на выходе регистра сдвига 2 появится нулевой остаток, с нулевого выхода дешифратора 3 на элемент И 12 поступит сигнал. Сюда же поступает д+ f импульс25 основного счетчика 5 (этот импульс формируется между задним фронтом П -ого импульса и передним первого импульса счетчика 5).

В результате этого на элемент памяти

13 поступит дополнительная тактовая часто- 50 та, и записанная в элементе памяти 13 информация будет считываться со скоростью дополнительной тактовой частоты и поступать через вентиль 14 и элемент ИЛИ 16 на декодер. 35

Триггер 15 устанавливается начальным импульсом сброса в такое состояние, чтобы на декодер поступила информация из элемен— та памяти 13, т.е. вначале состояние триггера 15 соответствует режиму вхождения в 40 синхронизм.

При опросе последней ячейки элемента памяти 13 триггер 15 перебрасывается в противоположное состояние, т.е. в режим синхронной работы, и через второй вентиль 17 45 и элемент ИЛИ 16 поступает информация непосредственно из канала связи.

Как только синхронное состояние нарушится, триггер 15 перейдет в режим вхождения в синхронизм.

Таким образом, предлагаемое устройство фазирования информации работает без потери информационных комбинаций, необходимых для вхождения в синхронизм.

Благодаря этому, можно осуществить фазирование непосредственно по передаваемой информационной последовательности и более рационально использовать канал связи.

Формула из об ретения

1. Устройство фазирования аппаратуры передачи информации циклическим кодом, содержащее на входе элемент HET и последовательно соединенные регистр сдвига, дешифратор, элемент И, одна группа входов которого соединена с выходом основного счеч чика, отличающееся тем, что. с целью уменьшения времени вхождения в синхронизм, в него введены дополнительный счетчик, блок памяти, дополнительные первый и второй элементы И и ИЛИ, при этом между упомянутым выходом основного счечика и второй группой входов элемента И включен дополнительный счетчик, а другие выходы основного счетчика псдключены к входу регистра сдвига через последовательно соединенные первый дополнительный элемент И, к второй группе входов которого подключен выход элемента НЕТ, блок памяти, второй дополнительный элемент И, к второй группе входов которого подключ=-ны выходы элемента И, и элемент ИЛИ, к оц— ному из входов которого подключен выход элемента НЕТ, другой вход которого соединен с входом основного счетчика непосредственно и через дополнительный элемент

ИЛИ вЂ” с выходами элемента И, причем выход основного счетчика соединен с входом регистра сдвига, а выход допслнительнсг0 счетчика — с входами сброса дешифратсра, блока памяти и дополнительного счетчика.

2 . Устройство по и. 1, с т л и ч а ю— щ е е с я тем, что в него введен дополнительный узел памяти, состоящий из последовательно соединенных элемента И, входы которого соединены с выходами генератора, дешифратсра и счетчика соответственно, элемента памяти, на второй вход которого псдан информационный сигнал, а на третий— тактовые импульсы, первый вентиль, к второму входу которого подключен один из выходов триггера, и элемент ИЛИ, второй вход которого подключен к другому входу триггера через второй вентиль, к другому входу которого подключен выход элементa НЕТ, при этом к входам триггера подключены выходы элемента памяти и второй вход элемента НЕТ соответственно.

Источники информации, принятые вс внимание при экспертизе:

1. Авторское свидетельство СССР

¹ 316204, М. Кл . Н 04L 1/10, 1968

2 . Авторское свидетельство СССР

¹ 465748, М. Кл . Н 041 2 7/14, 1975

2 (прототип) .

544161

Составитель И. Черняк

Редактор Ю. Комаров Техред М. Левицкая Корректор А. Лакида

Заказ 873/73 Тираж 815 Подписное

ПНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4