Постоянное запоминающее устройство

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (61) Дополнительное к авт, свид-ву (22) Заявлено 28.10.74 (21) 2071462I24 с присоединением заявки № (3) Приоритет

Опубликовано 05.03.77. Бюллетень № 9

Дата опубликования описания 28.06.77 (51) М. Кл. G 11С 17/00

Государственный комитет

Совета Министров СССР ва делам изобретений, и открытий (53) УДК 686.327.77 (088.8) (72) Авторы изобретения

А. В. Шер, А. P. Каплан, Н. А. Чубарев, H. Е. Щегельский и В. П. Ященко (71) Заявитель (54) ПОСТОЯННОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

Изобретение относится к области автоматики и может быть использовано в автоматических системах с программным управлением, в которых в качестве накопителя информации используется постоянное запоминающее устройство (ПЗУ) с произвольной выборкой чисел.

Известны ПЗУ, в которых программа работы автоматического устройства записана в виде чисел, каждое из которых содержит информацию для выполнения системой одной операции (1).

Наиболее близким по технической сущности является устройство, содержащее входной регистр, первый выход которого соединен с одним из входов первого элемента И, другой вход которого подсоединен к формирователю импульса переноса, а выход — к одному из входов выходного регистра, выход которого подсоединен к одному из входов второго элемента И, другой вход которого соединен с выходом формирователя импульса считывания, а выход — со входом накопителя (2).

Выборка чисел в таких ПЗУ может быть произведена в естественном или произвольном порядке.

При естественном порядке выборки переход к следующей операции производится путем добавления единицы к адресу предыдущей операции. При таком построении ПЗУ значительно усложняется коррекция программы, что является недостатком такого метода адресации.

При произвольном порядке следования опе6 раций адрес операции содержится в информации предыдущей операции. Если при этом в

ПЗУ имеется участок, информацию которого необходимо считывать многократно, то эту информацию также нужно вводить в ПЗУ

10 многократно. При этом емкость ПЗУ используется нерационально. Чем больше повторяющихся участков и чем больше операций содержит каждый из них, тем менее рационально используется емкость ПЗУ.

15 С целью повышения эффективности использования емкости памяти в предложенное ПЗУ введены регистр переадресации и ячейка памяти признака переадресации. Соответствующие выходы накопителя подсоединены ко

20 входам входного регистра, дополнительного регистра переадресации и дополнительной ячейки памяти признака переадресации. Выход регистра переадресации соединен с одним из входов третьего элемента И, другой вход

25 которого соединен с выходом ячейки памяти признака переадресации, а выход — с одним из входов элемента ИЛИ, другой вход которого соединен со вторым выходом входного регистра, а выход — с одним из входов чет30 вертого элемента И, другой вход которого

549835 соединен с выходом формирователя импульса переноса, а выход — со вторым входом выходного регистра.

На чертеже представлена блок-схема ПЗУ с произвольной выборкой чисел.

ПЗУ содержит накопитель 1, ячейку памяти

2 признака переадресации, формирователь 3 импульса переноса, формирователь импульса считывания 4, регистр переадресации 5, логическую схему И 6, логическую схему ИЛИ 7, логическую схему И 8, выходной регистр 9, логическую схему И 10, входной регистр 11 и логическую схему И 12.

Каждое число накопителя 1 содержит информационную И и адресную А части. Адресная часть А состоит из адреса следующей операции Аl+А2 (где Аl — младшие разряды числа, дополнения для переадресации АЗ и признака переадресации П).

При считывании числа из накопителя 1 адрес

Аl+А2 следующего числа вводится в регистр

11, дополнение для переадресации АЗ вводится в регистр 5, признак переадресации П вЂ” в ячейку 2.

Выборка чисел без переадресации производится в следующей последовательности. При считывании числа его адресная часть Аl+А2 вводится в регистр 11. По импульсу переноса формирователя 3 через логическую схему 12 адрес Аl+А2 из регистра 11 вводится в регистр 9 для подготовки цепи считывания следующего числа (операции).

При необходимости многократного считывания участка программы выборка чисел производится следующим образом.

В адресную часть числа, предшествующего повторяющемуся участку программы, вводится дополнение АЗ. B адресную часть последнего числа повторяющегося участка вводится признак ° ïåðåàäðåñàöèè П. При этом число

Аl равно О. При считывании последнего числа участка в регистр 9 (по импульсу переноса) через логические схемы 6, 7, 8 и 12 вводится адрес А2+АЗ числа, в котором может быть записан адрес первого числа повторяющегося участка и при необходимости повторного обращения новое дополнение АЗ.

Таким образом, каждому повторному ооращению к участку программы соответствует операция с новым дополнением АЗ, а максимальное число обращений к одному участку программы равно (АЗ вЂ” 1).

Введение в ПЗУ с произвольной выборкой адресов регистра, ячейки памяти и трех логических схем обеспечивает более эффективное использование емкости ПЗУ, что позволяет уменьшить расход материалов и габариты

ПЗУ без изменения объема информации. и

Формула изобретения

Постоянное запоминающее устройство, содержащее входной регистр, первый выход которого соединен с одним из входов первого элемента И, другой вход которого подсоединен к формирователю импульса переноса, а выход — к одному из входов выходного регистра, выход которого подсоединен к одному из входов второго элемента И, другой вход которого соединен с выходом формирователя импульса считывания, а выход — со входом накопителя, отл и ч а ю щееся тем, что, с целью повышения эффективности использования емкости памяти, в него введены регистр переадресации и ячейка памяти признака переадресации; соответствующие выходы накопителя подсоедине. зо ны ко входам входного регистра, дополнительного регистра переадресации и дополнительной ячейки памяти признака переадресации; причем выход регистра переадресации соединен с одним из входов третьего элемента

И, другой вход которого соединен с выходом ячейки памяти признака переадресации, а выход — с одним из входов элемента ИЛИ, другой вход которого соединен со вторым выходом входного регистра, а выход — с одним из

40 входов четвертого элемента И, другой вход которого соединен с выходом формирователя импульса переноса, а выход — с вторым входом выходного регистра.

Источники информации, принятые во вни45 мание при экспертизе:

1. Авторское свидетельство СССР № 363980

G Об/F 15/06, 1973.

2. Авторское свидетельство СССР № 395835

G 06F 9/20, 1974 г.

549835

Составитель В. Туляков

Корректор А. Николаева

Техред И. Сметанина

Редактор Л. Утехина

Типография, пр. Сапунова, 2

Заказ 1063/12 Изд. № 24 Тираж 775 Поди НсН ос

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж,-35, Раушская наб., д, 4/5