Частотно-импульсное устройство умножения

 

ОПИСАНИЕ

ИЗОБРЕТЕН ИЯ

Союз Советских

Социалистических

Реслублик

К АВТОР КОМУ СВИ ВТЕЛЬСТВУ (б1) Дополнительное к авт. свпд-ву— (22) Заявлено 19.08.75 (21) 2165464/24 с присоединением заявки №вЂ” (23) Приоритет— ()1) Ч Кч G 06F 7/39

Гасударственный комитет

Севвта Ииннстров СССР но делам изооретений н откроющей

Опубликовано 15.03.77. Бюллетень № 10 (53) УДК 687.325 (088.8)

Дата опубликования описания 23.05.77 1 (72) Автор ,изобретения

Ю. В. Каллиников

Научно-исследовательский и проектный институт по комплексной автоматизации нефтяной и химическоЙ промышленности (71) Заявитель (54) ЧАСТОТНО-ИМПУДЪСНОЕ УСТРОЙСТВО УМНОЖЕНИЯ

Изобретение олносится,к автоматике и,вычислительной технике и может найти применение для частотно-импульсного модел!ирования в цифровых и у!ттра вляющих системах.

Известны устройспва для умножения частотно-импульсных сигналав,,содержащие делитель частоты, счетчик и элементы И. Однако эти устройства имеют ограниченный диапазон применения и,небольшое быстродействие. Наиболее близким к изобретению техническим решением является частотно-импульсное устройство умножения, содержащее генератор эталовной частоты, блок улра вления, первый вход которого подключен к нерезвому входу услройспва, первый,выход блока у правления подключен к су мматору, выход кото.рого подключен к перовым входам элементов И первой гр!уппы, вторые входы которых подключены к второму выходу блокау равления, третий выход .которого, подключен к первому:входу регистра памяти, второй вход которого подключен к выходам элементов И пер!вой группы, выход регистра памяти,подключен к перовым входам элементов И второй группы, вторые входы которых лодключены к четвертому выходу блока управления, выходы элементов И втОрой группы подключены к первому:входу счетчика, выход, которого является, выходом устройства и подклюIBH к второму входу блока управления, Это устройство характеризуется небольшой точностью !вычислений, небольшим быстродей ствием и узким диапазоном измене!нпя входных частот, 5

Целью изобретения является повышение быстродейспвия и точности и расширение функциональных возможностей, В предложенном устройстве это,достигается тем, что .в.неIQ го .в!видены дополнительный сумматор, дополнительная пруппа элементов И, дополнительный блок у правления, .до полnèòåëüíûé счетчик, делитель частоты, .вход которого подключен к выходу генератора эталонной частоты и

15 J< первому входу дополнительного счетчика, второй и третий входы которого подключены к соопветслвующим выходам дололнительного блока управления, треъий выход которого подключен к .паровому,входу дополнительного сум2о матора, !второй вход которого етодключен,к выхсду делителя частоты и к второму входу сум!!матора,,выход дополнительного сумматора подключен к первым .входам элементов И дополнительной группы,,выходы которых,под2g ключэны к четвартому,входу дополнительного счетчика, выход которого подключен к,второму .входу счетчика и к первому входу дополнительного блока управления, четвертый выход которого подключен к !вторым входам з0 элементов И дополнительной группы, второй

3 вход дополнительного блошка управления подключен к второму входу устройства.

На чертеже показаеа схема предложенного устрсйства и приняты обозначения: 1 —,генератор эталон ной частоты; 2 — делитель частоты; 3 и 4 — счетчики 5 и 6 — сумматоры;

7 — регистр, памяти, 8, 9 и 10 — грулпы элементов И; 11 и 12 — блоки управления; 13 и

14 —,входы устрой спва.

Выходные импульсы генератора 1 с вы|сокой частотой поступают на счетные входы делителя 2 и счетчика 3.

Коэффициент деления К делителя 2— постоянный, Частота на выходе делителя 2

paiBHa о = fo%

Импульсы с этой частотой поступают жа счепные входы сумматоров 5 и 6 и суммируются в промежутках аремени,;равных периодам Т1 и Т2 входных частот fr и fz, ограниченных сипналами управления,,поступающими

iHa входы обнуления с блоков управления 11 и 12, На выходах, разрядов сумматоров 5 и

6, в конце измерительных времеиных промежутков образуются па раллельные коды

NT = - TI и Л т„= — Т

fo

1 К К

4 открывает группу вентилей переноса кода 9, через которую в регистр памяти 7 записывается новое значение кода NT2, и затем обнуляет сумматор 6. Если импульсы f„„. и /2 приходят на выходы блока 11 одно времен но, то, во избежание за писи в счетчик 4 нулевого значения кода, сигнал обнуления регистра памяти и следующие за ним сигналы упра|вления задерживаются относительно сигнала записи, .поступающего на управляющие входы блока элементов И 8.

Выходная частота умножителя .про порциональна лроизведению .входных частот с коэфК2 фициентом лропорциональности А = . Изf0 менением коэффициента 1< можно получать

А ). 1. Получение выход1ной частоты, численно равной .произведению двух входных, необходимо для м ногих устройств с моделированием 0 частотно-импульсной информации.

Таким образом, введение новых блоков и связей в предложенное устройство позволяет повысить точность вьиисления, быстродействие .выполнения операций умножения и рас25 ширить функциональные возможности его, в сра вне нии с известным.

Ф о р мул а изоб р етен и я

Эти коды по сигналам управления с блоков 11 и 12 переносятся через блоки элементов И10 и 9 в цредва рительно обнуленные регистры памяти 7. Каждым импульсом обратные коды N т, и Нт, из регистра памяти через блок элементов И 8 переносятся в счетчики 4.

После списания из счетчика 4 записанных iB нем чисел на выходе его,появляется HOIBbIH импульс, повторяющий процесс деления входной частоты на код, записааный в регистр памяти.

На выходе счетчика 3 образуются им пульсы, следующие с частотой соответственно, на выходе счетчика 4 образуется последовательность им пульсов, следующая с частотой

Кг

fâûõ ф fi 12

2 о

Управление последовательностью .работы узлов умножителя,производится с .помощью блоков управления 11 и 12, которые работают аналогично.

Рассмотрим,последовательность фор мирования управляющих сигналов .на .примере работы блока 11. На входы блока 11 поступают импульсы с входной частоты f2 и импульсы с выхода счетчика 4. Каждым импульсом с выхода счетчика 4 открывается блок элементов И 8. Каждый им пульс входной частоты f2 последовательно обнуляет регистр, памяти 7, З0 Частотно-импульсное устройство умножения, содержащее генератор эталонной частоты, блок yiHpalBJIBHHH, первый вход которого подключен,к лервому входу устройства, первый выход блока управления подключен к з5 входу сумматора, выход которого подключен к.первым входам элементов И первой группы, вторые входы, которых подключены к второму .выходу блока упра|вления, третий выход подключен к первому входу регистра памяти, 40 второй, вход которого подключен к выходам элементов И первой группы, выход регистра памяти подключен к пер выем входам элементов И второй группы, вторые входы, которых подключены к чеввертому выходу блока уп45 равления, выходы элементов И,второй пруппы подключены IK первому, входу счетчика, выход которого является выходом устройства и подключен к,второму входу блока упра вления, отличающееся тем, что, с целью повышения

50 быстродействия и точности и расширения функциональных возможностей устройства, в него аведены,дополнительный сумматор, дополнительная гру п па элементов И, допол нительный блок управления, дополнительный счетчик, делитель частоты,,вход которого подключен к .выходу генератора эталонной частоты и к пер вому входу дополнительного счетчика, второй и третий входы которого подключены к соответспвующим выходам дапол00 нительного блока у правления, третий выход которого, подключен к первому входу дополнительного сумматора, второй;вход которого подключен .к выходу делителя частоты и к второму входу сумматора,,выход дополнитель65 ного сумматора подключен к первым входам

550635

ыЮ

Составитель В. Жуков

Техред М. Семенов 1(орректоры Н. Аук и О. Тюрина

Редактор Л. Тюрина

Заказ 2536 Изд. № 276 Тираж 899 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

МОТ, Загорский филиал

3;IEMeHT oB И допол нительHой пруппы, выходы которых подключены к четвертому входу дополнительного счетчика, выход которого подключен к второму входу счетчика и к первому входу дополнительного блока управле6 ния, четвертый выход которого подключен к вторым входам элементов И дополнительной группы, второй вход дополнительного блока управления подключен к второму входу уст5 ройства.