Запоминающее устройство с автономным контролем

 

ОПИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свнд-ву (22) Заявлено 30.0176 (21) 2318785/24

Союз Советских

Социалистических

Республик (11) 557419 (51) M. Кл.е а11С2900 с присоединением заявки №

Гасударственный комитет

Соаета Министров СССР оа делам изобретений и открытий (23) Приоритет (43) Опубликовано 05.05.77. Бюллетень № 17 (4б) Дата опубликования описании 23.06.77 (53) УДК 681.327.6 (088,8) (72) Авторы изобретения

Е. А Дроздов и В, А. Тафинцев (71) Заявитель (54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С АВТОНОМНЫМ KOHTPOJIKM

Изобретение относится к запоминающим устройствам, Известны запоминающие устройства с автономным контролем.

В одном из известньж запоминающих устройств 6 контроль правильности обращения по заданному адресу осуществляется путем сравнения контрольного кода адреса по некоторому модулю, поступающему одновременно с кодом адреса на регистр адреса, с контрольным кодом адреса, полученным 10 на вьасоде шифратора кода адреса (1).

Однако для проведения указанного контроля требуются большие аппаратурные затраты.

Из известных устройств наиболее близким тех.ническим решениеье к предложенному изобретению 15 является запоминающее устройство с автономным контролем, содержащее накопитель, подключенный к регистру числа и адресному коммутатору, соеди-. ненному с регистром адреса, блок сравнения, входы которого соединены с выходом блока свертки по 20 заданному модулю и одним из выходом регистра числа, другой выход которого подключен ко входу блока свертки по заданному модулю,и блок управлени (21.

В этом устройстве осуществляется контроль 26 адресной. и числовой частей, но большой объем контрольного оборудования усложняет структуру устройства и снижает его надежность.

Цель предложенного изобретения — упрощение и повышение надежности устройства за счет использования контрольного кода числа дня контроля адресной части устройства ..

Цель достигается тем, что устройство содержит элементы И, одни входы которых соединены с соответствующими выходами регистра адреса, другие входы — с выходом блока управления, а выходы элементов И подключены к счетным входам регистра числа.

На чертеже изображена структурная схема устройства.

Устройство содержит ретистр адреса 1, адресный коммутатор 2, накопитель 3, элементы И 4, регистр числа 5, блок управления 6, блок свертки 7 по заданному модулю, блок сравнения 8, кодовые шины адреса 9 и числа 10. При этом выходы элементов И 4 соединены с соответствующими входами регистра адреса 1, другие входы — с выходом блока управления 6, а выходы элементов И 4 подключены к счетным выходам регистра числа 5

Устройство работает следующим образом.

Agpkc, по которому необходимо произвести запись числа, поступает по кодовым шинам адреса 9 на регистр agpeca 1. Адресный коммутатор 2 выбижет ячейку накопителя 3, в которую необходимо запи«,ать число. В первой части цикла, записи производится считывияе числа и контрольного кода из выбранной ячейки с фиксацией кодов в регистре 5.

После этого блок управления 6 вырабатывает управляющий элементами И 4 сигнал, по которому код адреса через элементы И 4 поступает на счетные входы триггеров регистра числа 5, где производится поразрядное сложение кода адреса и кода числа.

Поскольку с итанное число представляет собой поразрядную сумму кода адреса и кода числа, то повторное поразрццное сложение с кодом адреса приведет к восстановлению информационной части содержимого регистра числа 5. Блок свертки по заданному модулю 7 формирует контрольный код, который сравнивается в блоке сравнения 8 с контрольным кодом считанного числа. Если адресная и числовая части устройства работают без ошибок, то по сигналу нз блока управления 6 число, которое требуется записать в устройство, с кодовых шин числа 10 поступает иа регисар5; 5лок свертки по заданному модулю 7 формирует. коцтрольньй код, который записывается в .контрольные разряды регистра 5. Одновременно с записью в контрольные разряды по сигналу из блока управления6 на с ктные входы регистра числа 5 поступает код адреса и производится поразрядное сложение кода числа и кода адреса. После чего производится зались s накопитель 3 сформированного кода. Если же в. адресной или числовой частях устройства возниклв

557419

4 ошибка, то блок сравнения 8 вырабатывает сигнал ошибки.

Контроль при считывании числа осуществляется аналогично контролю при записи, за исключением того, что формирование контрольного. кода при регенерации числа можно не производить.

Аналогичным образом можно контролировать постоянное запоминающее устройство, фиксируя в нем информационные слова как поразрядные сум-

111 мы кодов адресов и кодов чисел.

Формула изобретения

Запоминаклцее устройство с автономным контролем, содержащее накопитель, подключенный к регистру числа и адресному коммутатору, соединенному с регистром адреса, блок сравнения, входы которого соединены с вьщадом блока свертки по заданному модулю и одним из Выходов регистра числа, другой выход которого подключен ко входу блока свертки но заданному модулю, н блок управления, о т л и ч а тв щ е e e я тем, что, с целью упрощения и повышения вадежюжти устройства, оно содержит элиеенты И, щщц Вщщы KQTopbot соедин& иены с соответстцуапщвщвьтходами.регистра адреса, другие входт т .— е аьтхоРрм блот«а упранления, а выходы элементов И.исац«лтцченьт. tc счетным входам регистра числа.

Источник информации, принятые во внимание при экспертизе:

1. Патент США 3270318, кл. 340-146.1, 1966.

2. Авторское свидетельство И 333559, 6 11 С 29/ОО, 1970.

557419

Составитаь В. Рудаков

Техред Н.,Бабурка

Корректор Л. Веселовская

Pell Top И. Марковская

Заказ 854/б1

Филиал OLIO "Патент", г. Ужгород, ул. Проектная, 4

Тираж 739 Подписное

1ШИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5