Вычислительная система для обработки чисел и многомерных векторов

 

аФеФееемы "» ° ен, (1 ) 561966

Союз Советских

Социалистических

Республик

ИЗОБРЕТЕЙ Ия

N АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (Gl) Дополнптель1ое " авт. свпд-ву (51) Л1. Кл. - 6 06Е 15,100 (22) Заявлено 03.01.75 (21) 209224!1/24 с присоединением заявки J¹

Государственный ксмитет

Савета Министрав СССР ае делам изееретеннй и аткрытии (23) Приоритет

Опуб.!!!ко".àíî 15.06.77. Бюллетень ¹ 22

Дата опубликования описания 03.08.77 (53) УДК 681.325(088.8) (72) Авторы изобретения

В. A. Брик, M А. Карцев, Л. Vi. Лушпин и В, Н. Пахунов (/1) Заявитель (54) ВЫЧИСЛИТЕЛЬНАЯ СИСТЕМА ДЛЯ ОБРАБОТКИ

ЧИСЕЛ И МНОГОМЕРНЫХ ВЕКТОРОВ

Изобретение относится к вычислительной технике.

Известна вычислительная система для обработки чисел и многомерных векторов (1), содержащая устройство управления, соединенное двусторонними связями с блоком пуска и регистром адреса, регистр инструкц!ий, разделенный на Л! групп разрядов, N коммутаторов, N .вычислительных устройств и запоминающее устройство, причем первый выход первой группы разрядов регистра инструкций соединен с первыми информационными входами всех коммутаторо в, первые вход и выход запом!инающего устройства соединены соответственно с первыми выходами и входами 1 — Л вычислительных устройств, причем второй выход каждого числительного устройства соединен со вгорым входом последующего, выходы каждого коммутатора соед инены с третьими входами соответствующих вычислительных устройств, выход устройства управления соединен с первым входом регистра и нструкций, второй вход которого соединен со вторым выходом запоминающего устройства, второй вход которого соединен с выходом регистра адреса.

Недостатком известной вычислительной системы является то, что !выполнение операций, при которых в вычислительное устройство один операнд поступает из запоминающего устройства, а другой — из соседнего вычислительного устройства, занимает время, равное сумме времен выполнения операций в каждом вычислительном устройстве.

Наиболее блпзкпм техничес им решением является вычислительная система для обработк!и чисел и многомерных векторов (2), содержащая устройство управления, соединенное двусторонними связями с блоком пуска и регистром адреса, регистр инструкций, разделенный на Л групп разрядов, Х коммутаторов, N вычислительных устройств и запоминающее устройство, причем первый выход первой группы разрядов регистра инструкций соединен с первыми информационными входами всех коммутаторов, вторые информационные входы которых соединены соответственно с 1 †группами разрядов регистра инструкций, а управляющие входы всех коммутаторов соединены с выходом «режим работы» первой группы разрядов регистра инструкций, первые вход и выход запоминающего устройства соединены соответственно с первым!и выходамп и входами 1 — N вычисли25 тельных устройств, причем второй выход каждого вычислительного устройства соединен со вторым входом последующего, а второй выход Л!-го вычислительного устройства соединен со вторым входом первого вычислительного устройства, вь!ходы каждого коммутатора соединены с третьими входами соот561966 ветствующих вычислительных устройс гв, выход устройства управления соединен с первым входом регистра инструкций, второй вход которого соединен со вторым выходом запоминающего устройства, второй вход которого соединен с выходом регистра адреса.

В известных вычислительных системах определение момента окончания обработки производится с помощью схем, обнаруживающих момент окончания переходного процесса, протекающего при выполнении какой-либо операции, пр|и этом для каждой операции необходима отдельная схема, учитывающая специфику выполнения этой опера ции. В связи с этим для обеспечения возможности определения момента окончания операции необходимо большое количество оборудования.

Цель изобретения — уменьшение количества оборудования.

Это достигается тем, что предлагаемая вычислитель ная система содержит Л дешифраторов, суммирующий блок, блок сравнения и счетчик тактов, причем выходы коммутаторов соединены со входами соответствующих дешифраторов, выходы которых соединены с соответствующими входами суммирующего блока, выход которого соединен с первым входом блока сравнения, второй вход которого соединен с выходом счетчика тактов, а tBblход — со входом блока пуска и входом счетчика такто|в.

На чертеже показана схема предлагаемой вычислительной системы.

Вычислительная система содержит устройство управле н1ия 1, соединенное д вусто ронними связям и с блоком пуска 2 и регистром адреса 3, регистр инструкций 4, разделе нный на V групп разрядов, N коммутаторо|в 5, N вычислительных устройств 6 и запоминающее устройство 7, пр ичем первый выход первой группы разрядо в регистра инструкций 4 соединен с первыми информационным|и входами всех коммутаторов 5, вторые информационные входы которых соединены cooTIBQTственно с 1 — Л группами разрядов регистра инструкций 4. Управляющие входы всех коммутаторов 5 соединены с выходом «режим работы» первой группы разрядов регистра инструкц ий 4, первые вход и выход запом инающего устройства 7 соединены соответственно с первыми выходами и входами 1 — N вычислительных устройств б, причем второй выход каждого вычислительного устройства 6 соединен со вторым входом последующего, а ,второй выход N-го вычислительного устройства б соединен со вторым, входом первого вычислительного устройства б, выходы каждого коммутатора 5 соединены с третьими входами соответствующих вычислительных устройств б, выход устройства управления 1 соединен с первым входом регистра инструкций 4, второй вход которого соединен со вторым выходом запоминающего устройства 7, второй вход кото рого соединен с выходом регистра адреса 3.

60 изображающего длительность выполняемой по этой инструкции операции в единицах времени, принятых для данной системы (нап ример в долях такта) .

Эти числа поступают tB суммирующий блок

9, в качестве которого может быть использо1(роме того, вычислительная система содержит Л" дешифраторов 8, суммирующий блок

9, блок сравнения 10 и счетчик тактов 11,,причем выходы коммутаторо в 5 соединены со входами, соответствующих дешифраторов 8, выходы которых соединены с соответствующими входами суммирующего блока 9, выход tKoTopolo соед|инен с первым входом блока cpBtBнения 10, второй вход которого сое10 динен с выходом счетчика тактов 11, а выход — со входом блока пуска 2 и входом счетчика тактов 11.

Вычислительная система работает следующим образом.

15 Начало каждого цикла обработки отмечается блоком пуска 2, разрешающего работу устройства управления 1. Инструкция, вы полняемая в данном цикле, считывается из запоминающего устройства 7 по адресам регистра адреса 3 и принимается в регистр и нструкций 4 при наличии соответствующих сигналов устройства управления 1.

Содерж имое регистра инструкций 4 через коммутаторы 5 поступаст во все вычислитель25 ные у стройства 6. При этом в за висимости от значения разряда «режим работы», входящего в состав регистра инструкций 4, на входы;вычислительных устройств б пропускается либо код первой группы разрядов регистра

З0 инструкций 4, либо код нз той группы разрядов, номер которой сов|падает с номером,вычислительного устройства 6.

В соответствии с полученными инструкциями вычислительные устройства 6 выполняют

35 операции над операндами, один из которых поступает из за)пожинающего устройства 7, а другой — из соседнего вычислительного уст ройства б.

Таким образом, вычислительная система

40 производит последовательную обработку N операндо в, причем результат операции, выполняемой в |каждом вычислительном устройстве б, является одним из операндов для операции, выполняемой tB соседнем вычнсли45 тельном устройстве 6.

В виду того, что длительность различных операций не одинакова, tBtpBMFI обработки tBblчислительной системы групп из N операндов также не одинаково, так как содержимое всех

50 N групп разрядо в в регистре инструкций 4 может быть различным.

Для о пределения момента о кончания обработки содержимое каждой группы разрядов регистра инструкций 4 (инструкция tBbl@HcJIH55 тельного устройства 6) с коммутаторов 5 поступает на соответствующий дешифратор 8.

Дешифраторы 8 произ|водят преобразование кода числа, изображающего инструкцию вычислительного устройства б, в код числа, 561966

BB II c3 MMBToP Л IHcP.7, гtlc 110 7c 1ïòûâàåòñß суммарное время, необ -ди loc для выполнения данной операции. Ч»ело с выхода суммирующего блока 9 поступает в блок сравнения

10, в этот же блок подается сигнал с выхода счетчика тактов 11, подсчитывающего число тактов, прошедших с момента начала обработки группы операндов.

Когда число, поступающее из счетчика тактов 11 на входы блока сравнения 10, становится больше (или равно) числа, поступающего из суммирующего блока 9, на выходе блока сравнения 10 возникает сигнал окончания обработки, который поступает в блок пуска 2. После этого блок пуска 2 может формировать сигнал начала нового цикла обработки для устройства управления 1.

Реализация предложенной вычислительной системы позволяет обеспечить высокое быстродейст вис системы при уменьшении количества оборудования, необходимого для выполнения блока окончания операций. Уменьшение ооорудования достигается за счет того, что вместо узлов, индицирующих момент окончания операции .в каждом вычислительном устройстве,,применены дешифраторы 8, соединенные с выходами коммутаторов 5.

Формула изобретения

Вычислительная система для обработки чисел и многомерных векторо|в, содержащая устройство управления, соединенное двусторонними связями с блоком пуска и регистром адреса, регистр инструкций, разделенный на

N групп разрядов, N коммутаторов, Л1 .вычислительных устройств и запоминающее устройство, причем первый выход первой группы разрядов регистра инструкций соединен с первыми информационными входами |всех коммутаторов, вторые информационные входы кoTopl- соединены соответственно с 1 — Х группами разрядов регистра инструкций, а управляющие входы всех коммутаторов соединены с выходом «режим работы» первой группы разрядов регистра инструкций, первые,вход и выход запоминающего устройства соединены соответственно с первыми выходами и входами 1 — V вычислительных устройств, причем второй выход каждого вычис10 лительного устройства соединен со вторым входом последующего, а второй выход Ж-го вычислительного устройства соединен со вторым входом первого |вычислительного устройства, выходы каждого коммутатора .соедине15 ны с третьими входами соответствующих 1вы 3 cT1)ойc.Т13, вbl 0,7, х cTpойства управления соединен с первым входом регистра инструкций, второй вход которого соединен со вторым выходом запоминающего

20 устройства, второй вход которого соединен с выходом регистра адреса, о т л и ч а ю щ а яс я тем, что, с целью уменьшения количества оборудования, она содержит М дешифраторов, суммирующий блок, блок сравнения и

25 счетчик тактов, причем, выходы коммутаторов соединены со входами соответствующих депгнфраторов, .выходы которых соединены с соответствующими входами суммирующего блока, выход которого соединен с перовым входом

30 блока сравнения, второй:вход которого соединен с выходом счетчика тактов, а выход — со входом блока пуска и входом счетчика тактов.

Источники информации, принятые во вниЗ5 мание при экспертизе:

1. Авторское свидетельство СССР Зхо 330450, М. Кл. G 06F, 7i38, 03.0б.70.

2. Л. Н. Преснухин, П. В. Нестеров, Цифровые вычислительные машины, «Высшая шко40 ла», 1974, стр. 149 — 150 (прототип).

Редактор А. Каменскап

Составитель И. Хазова

Тскрсд И. Аук

Корректор Л, Брахнииа

Заказ 1536/6 Изд. ¹ 527 Тираж 815 Подписвос

Ц11ИИПИ Государствсппого комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Рауьпская паб., д. 4/5

Типография, пр. Сапунова, 2