Многоканальное устройство для связи вычислительных узлов в системе

 

ОПИСАНИЕ

ИЗОВРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Сокзз Советских

Социалистических

Республик (ii) 553619 (61) Дополнительное к авт. свид-ву (22) Заявлено 25.07.75 (21) 2159999/24 с присоединением заявки № (23) Приоритет

Опубликовано 05.04.77. Бюллетень № 13

Дата опубликования описания 25.05.77 (51) M. Кл.2 G 06F 15/16

G 06F 11/00

Гооударственный комитет

Совета Министров СССР по делам изобретений и открытий (53) УДК 681.3(088.8) (72) Авторы изобретения

Е. М. Гендельман, В. Е. Геништа, В. A. Ионова и Б. М. Рачков (71) Заявитель (54) МНОГОКАНАЛЬНОЕ УСТРОЙСТВО ДЛЯ СВЯЗИ

ВЫЧИСЛИТЕЛЬНЫХ УЗЛОВ В СИСТЕМЕ

Изобретение относится к автоматике и вычислительной технике и может быть использовано для повышения надежности резервированных вычислительных машин, автоматической обработки и управления.

Известно устройство для связи между вычислительными блоками системы, в состав которого входят схемы управления и сдвигающие регистры (11.

В известном устройстве производится перестройка на уровне вычислительных блоков с целью управления потоками информации, а не с,целью повышения ее надежности. При отказах вычислительных блоков система теряет работоспособность.

Наиболее близким к изобретению по технической сущности и достигаемому результату является многоканальное устройство для связи вычислительных узлов в системе, содержащее группу матриц связи, группу регистров фиксации, входы и выход каждой матрицы связи соединены соответственно .с выходами предыдущих и входом последующего вычислительных узлов, выход каждого последнего из вычислительных узлов, соответствующих одному каналу, соединен с соответствующим,входом блока переключения каналов (2).

Недостатком известного устройства является ненадежность при разрывах в связях между блоками системы и то, что при поиске работоспособной структуры узлы исправных каналов не исключаются из дальнейшейпроцедуры поиска, что увеличивает время поис5 ка.

Целью изобретения является повышение надежности и быстродействия устройства.

Поставленная цель достигается тем, что каждый канал содержит группу сдвигающих

1о регистров, группу элементов ИЛИ, элементы

И и НЕ, причем выход последнего из вычислительных узлов, соответствующих одному каналу, соединен через элемент HE с первым входом элемента И этого канала и с входами

15 группы элементов ИЛИ других каналов, выходы элементов ИЛИ группы соединены с входами соответствующих регистров фиксации группы, выходы которых соединены с входами сдвигающих регистров группы, соединенных последовательно, выход каждого сдвигающего регистра группы одного канала соединен с управляющим входом соответствующей матрицы связи своего канала и с входами соответствующих элементов ИЛИ групп других каналов, вторые входы элементов И всех каналов соединены с входом устройства.

На чертеже представлена блок-схема многоканального устройства для связи вычисли30 тельны.; узлов в системс, содсржащего кана553619 лы 1, вычислительныс узлы 2, блок 3 переключения каналов. Канал 1 содержит группу матриц 4 связи, группу сдвигающих регистров 5, группу регистров 6 фиксации, группу элементов ИЛИ 7, элемент НЕ 8, элемент 5

И 9.

Устройство работает следующим образом.

Каждая матрица 4 обеспечивает соединение соответствующего ей узла 2 с предыдущим узлом 2 любого из каналов системы. lo

Это обеспечивается подачей на ее вход иразрядного позиционного кода. Номер разряда, в котором присутствует единица, соот,ветствует номеру канала предыдущего узла ,2, с которым связан данный. Позиционный 15 код поступает на матрицу 4 с регистра 5 с переменным шагом сдвига. Регистры 5 соединены последовательно. При прохождении каждым из предыдуших регистров 5 исходного состояния осуществляется сдвиг в после- 20 дующем регистре 6. Наличие единицы в разряде регистра 6 блокирует соответствующий ему разряд регистра 5 и запрещает попадание в него единицы при сдвигах. При этом осуществляется сдвиг до первого разряда, 25 которому соответствует ноль в регистре 6.

В соответствии с комбинациями управляющих сигналов матрицы 4 осуществляют соединение узлов 2 в,каналы. При этом с регистров 6 и последних узлов 2 выдаются нуле- зо вые сигналы. Затем осуществляется контроль сформированных каналов системы.

В случае, если все они оказались неисправными, то состояние выходов последних узлов не меняется. 35

Далее по мере поступления n — (где и— число каналов, т — число вычислительных узлов в канале) сигналов на вход устройства осуществляется перебор всех возможных комбинаций соединений узлов 2 в каналы. 4О

В каждой конфигурации осуществляется контроль сформированных каналов.

Если в какой-либо конфигурации сформирован исправный канал системы, то после окончания контроля на выходе последнего 4 узла 2, соответствующего одному из каналов

1 устройства, появляется единица, которая, пройдя через элемент НЕ 7, блокирует элемент И 8 своего канала 1, а также обеспечивает перепись состояния регистра 5 своего gp канала 1 через группы элементов ИЛИ 7 в регистры 6 других каналов 1. Этим обеспечивается исключение узлов 2 исправного канала из дальнейшей процедуры перестройки и соответственно уменьшение числа ес шаго13. После окончания процедуры перестройки структуры исправныс каналы подключаются к блоку 3, система приступает к .выполнению основной задачи.

Таким образом, применение предлагаемого устройства позволяет повысить надежность системы и сократить время поиска работоспособной структуры. Так, при надежности вычислительного узла 2, равной 0,9, среднее число шагов для трехкратнорезервированной системы, каждый канал которой состоит из трех узлов, равно 1,5.

Формула изобретения

Многоканальное устройство для связи вычислительных узлов в системе, содержащее группу матриц связи, группу регистров фиксации, входы и выход каждой матрицы связи соединены соответственно с выходами предыдущих и входом последующих вычислительных узлов, выход каждого последнего из вычислительных узлов, соответствующих одному каналу, соединен с соответствующим входом блока переключения каналов, о т л и ч ающееся тем, что, с целью повышения надежности и быстродействия, каждый канал содержит группу сдвиг ающих регистров, группу элементов ИЛИ, элементы И, НЕ, причем выход последнего из вычислительных узлов, соответствующих одному каналу, соединен через элемент HE с первым входом элемента И этого канала и с входами группы элементов ИЛИ других каналов, выходы элементов ИЛИ группы соединены с входами соответствующих регистров фиксации группы, выходы которых соединены со входами сдвигающих регистров группы, соединенных последовательно, выход каждого сдвигающего регистра группы одного канала соединен с управляющим входом соответствующей матрицы связи своего канала и с входами соответствующих элементов ИЛИ групп других каналов, вторые входы элементов И всех каналов соединены с входом устройства.

Источники информации, принятые во внимание при экспертизе:

1. Патент Великобритании № 1372228, G 64A, 30.10.74.

2. Stiff ler 1. 1. The SERE tault — tolerant

computer. «Intern. Symp. on fault — tolerant

computing», 1973, Palo Alto, Calif, 23 —:26, Редактор В. Кожемякин

Составитель Е, Гендельман

Техред М. Семенов Корректор Л. Брахнина

Заказ 908/12 Изд. № 4 Тираж 815 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, 5К-35, Раушская иаб., д. 4/5

Типография, пр. Сапунова, 2