Устройство запоминания и выдачи групп импульсов

 

00 512847

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву 409290 (22) Заявлено 07.10.74 (21) 2065213/24 (51) М. y„<. C11C9,00 с присоединением заявки ¹

Государственный комитет

Совета Министров СССР по делам изобретений и открытий (23) Приоритет

Опубликовано 15.09.77. Бюллетень № 34

Дата опубликования описания 14.09.77 (53) УДК 628.327.66 (088.8) (72) Авторы изобретения

В. Д. Пысин и Б. Д. Брыканов (71) Заявитель (54) УСТРОЙСТВО ЗАПОМИНАНИЯ И ВЫДАЧИ ГРУПП

ИМПУЛ ЬСОВ

Изобретение относится к области вычислительной и измерительной техники, к системам передачи и приема данных, в частности к схемам запоминания последовательности дискретных электрических сигналов, расположенных на определенном временном интервале, и многократного выделения (считывания) отдельных групп импульсов в определенной последовательности или импульса наибольшей или наименьшей длительности.

По основному авт. св. 409290 известно устройство запоминания и многократного считывания групп импульсов.

Однако это устройство не обеспечивает, например, выделение (считывание) из статистически распределенных и запомненных импульсов импульса наибольшей или наименьшей длительности.

Целью изобретения является расширение области применения устройства.

Это достигается тем, что устройство содержит дополнительные триггеры, счетчик, переключатели, один из входов первого дополнительного триггера соединен с выходом сумматора, другой вход через переключатели — с одним из входов схемы выборки и с входом элемента задержки, входы счетчика подключены к выходам соответствующих триггеров, одни из входов вторых дополнительных триггеров подключены к входу элемента задержки, другие входы вторых дополнительных триггеров подсоединены к выходам соответствующих элементов И.

На чертеже показана функциональная схе5 ма предлагаемого устройства.

Оно включает в себя с ему 1 выборки нормирующую схему 2, схему 3 отделения первого импульса, элемент задержки 4, группу элементов И 5, триггеры 6, группу элементов

10 И 7, сумматор 8, элемент задержки 9, схему

10 развязки, счетчик 11, первый дополнительный триггер 12, вторые дополнительные триггеры 13, переключатели 14, 15. Выходамп устройства являются выход сумматора 8, выход

15 дополнительного триггера 12 и выходы вторых дополнительных триггеров 13.

Схема выборки является времязадающим блоком, определяющим момент считывания информации и установки в исходное состо20 яние триггеров 6.

Нормирую:цая схема 2 обеспечивает формирование из одного импульса, длительность которого необходимо запомнить, двух импульсов, соответствующих фронту и спаду вход25 ных импульсов.

Схема 3 отделения первого импульса обеспечивает выделение только одного первого импульса, Элемент задержки 4 с отводами служит для

30 задержки первого импульса (фронта импуль572847

G0

65 са, длительность которого необходимо запомнить) . Полная величина задержки элемента задержки 4 равняется т>4. Величина задержки между соседними отводами равняется т 4/

)и, где и — число отводов (каналов) . Величина задержки т 4 элемента 4 выбирается из условия т34(тах.mjn Где тву.min — минимально возможный период следования одиночных или групп входных импульсов. Число и определяется требуемой точностью измерения длительностей входных импульсов.

Группа элементов И 5 и И 7 выполняют функции схем логического умножения. Триггеры 6 являются запоминающими элементами.

Сумматор 8 выполняет функции логического элемента.

Элемент задержки 9 обеспечивает воспроизведение запомненных длительностей импульсов или интервалов между импульсами в группе. Полная величина задержки тз9 элемента задержки 9 может быть равна, больше или меньше величины тз4. Это зависит от области применения предлагаемого устройства, то есть от необходимости применения временного масштабирования.

Первый дополнительный триггер 12 и вторые дополнительные триггеры 13 служат для выведения и считывания импульсов максимальной или минимальной длительности.

Устройство работает следующим образом.

Последовательность импульсов различной длительности подается на вход схемы 1 выборки и вход нормирующей схемы, с выхода нормирующей схемы 2 импульсы поступают на соединенные между собой первые входы всех элементов И 5 и одновременно на схему отделения первого импульса (переднего фронта).

С выхода схемы 3 подается на вход элемента задержки 4 только первый импульс (фронт), который поочередно с задержкой т . и поступает на вторые входы соответствующих элементов И 5.

Момент совпадения первого импульса (фронта запоминаемого импульса) со вторым импульсом, сформированным из спада запоминаемого импульса и подаваемым непосредственно на первые входы всех элементов И 5, приведет к тому, что на входе одного из этих элементов И появится импульс, которым будет опрокинут один из соответствующих триггеров 6.

После опрокидывания триггера соответствующий элемент И 7 по одному из входов будет открыт потенциалом этого триггера. А опрокидывание триггера равносильно запоминанию и измерению интервала между фронтом и спадом входного импульса, так как каждому порядковому номеру триггера соответствует вполне определенный временной интервал на временной оси относительно входа элемента задержки.

Для автоматической индикации и определения длить ьности запомненного импульса вы5

З0

50 ходы триггеров 6 подключены к входам счетчика 11.

Для многократного автоматического считывания (воспроизведения) длительности запомненного импульса в необходимый момент времени, определяемый схемой выборки 1, служит элемент задержки 9, сумматор 8 и триггер 12.

С этой целью импульс «опроса» (считывания) поступает со схемы 1 выборки через переключатели 14 и 15 на один вход триггера

12, опрокидывая его, и одновременно на вход элемента задержки 9.

Импульс с отводов элемента задержки 9 поступает поочередно на каждый вход И 7.

На вход же сумматора 8 пройдет только с выхода того из элементов 7, который уже был открыт по одному из входов напряжением, снимаемым с выхода опрокинутого триггера 6.

С выхода сумматора 8 импульс поступает на второй вход триггера 12 и переопрокидывает его, обеспечивая тем самым восстановление длительности запомненного импульса (или уменьшенного или увеличенного в 1 раз по сравнению с запомненным). Это определяется тем, в каких соотношениях выбраны задержки.

Изложенный принцип действия относится к случаю, когда на его вход поступил один импульс, длительность которого требовалось запомнить и воспроизвести. Этот случай также соответствует запоминанию и многократному считыванию интервалов ме кду двумя пришедшими на вход устройства импульсами.

В практике возникает необходимость запомнить и многократно воспроизвести (считать) импульс максимальной длительности из серии поступивших на вход устройства импульсов, распределенных по случайному закону.

Выделение импульса максимальной длительности с помощью предлагаемого устройства осуществляется следующим образом.

При поступлении на вход устройства (вход схемы 1 выборки и нормирующей схемы 2) не одного, а серии импульсов различной длительности каждого из них, так как произойдет опрокидывание тех «запомннающих» триггеров, порядковый номер которых относительно временной оси (входа элемента задержки, на который поступает фронт каждого импульса) совпадает с соответствующим спадом каждого из запоминаемых импульсов.

Для считывания импульса максимальной длительности выход схемы 1 выборки с помощью переключателя 14 подсоединяется к выходу элемента задержки 9, а его вход с помощью переключателя 15 соединяется с первым входом триггера 12. При указанном положении переключателей 14 и 15 и идентичности входа элемента задержки с его выходом импульс, поданный с выхода схемы 1 выборки на выход элемента задержки, поступит на соответствующие входы ка>кдого элемента

И 7. На сумматор 8 пройдут импульсы толь572847

Формула нзооретения

Составитель В. Маркин

Техред И. Михайлова

Корректор Н. Аук

Редактор Н. Хлудова

Заказ 1987/11 Изд. Ма 748 Тира к 738

НПО Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4 5

Подписное

Типография, пр. Сапупова, 2 ко с тех элементов И 7, которые уже были осторожны по одному из входов напряжениями триггеров.

Первый из этих импульсов опрокинет триггер 12. После полного прохождения элемента задержки 9 импульс поступит на второй вход триггера 12 и перебросит его в другое поло кен и е.

Таким образом, на выходе триггера 12 сформируется импульс максимальной длительности, При необходимости можно выделить с помощью предлагаемого устройства и минимальный импульс. В этом случае переключатели 14 и 15 должны быть переключены в положение 1.

Для выделения (считывания) любого или каждого из запомненных импульсов каждый выход элемента И 7 подсоединен дополнительно к входам вторых дополнительных триггеров 13, другие входы которых соединены вместе и подключены либо к входу элемента задержки 9, либо к его выходу. Это зависит от того, в какой последовательности желательно выделить (считать) длительности запомненных импульсов (или временные интервалы между импульсами): оТ минимальной или максимальной до максимальной относительно временной оси.

Устройство запоминания и выдачи групп импульсов по авт. св. 409290, о тл и ч а юще еся тем, что, с целью расширения области применения устройства, оно содержит дополнительные триггеры, счетчик, переключатели, один из входов первого дополнительного

15 триггера соединен с выходом устройства и с выходом сумматора, другой вход через переключатели — с одним из входов схемы выборки и с входом элемента задержки, входы счетчика подключены к выходам соответству20 ющих триггеров, одни из входов вторых дополнительных триггеров подключены к входу элемента задержки, другие входы вторых дополнительных триггеров подсоединены к выходам соответствующих элементов И.

Устройство запоминания и выдачи групп импульсов Устройство запоминания и выдачи групп импульсов Устройство запоминания и выдачи групп импульсов 

 

Похожие патенты:

Изобретение относится к ПЗУ Х-конфигурации

Изобретение относится к вычислительной цифровой технике, конкретно к конструкции ячейки памяти с вертикально расположенными друг над другом пересечениями

Изобретение относится к устройству для создания отрицательного высокого напряжения, которое требуется, например, для программирования электрически стираемой программируемой постоянной флэш-памяти

Изобретение относится к схеме для генерации отрицательных напряжений с первым транзистором, первый вывод которого соединен с входным выводом схемы и второй вывод которого соединен с выходным выводом схемы и вывод затвора которого соединен через первый конденсатор с первым выводом тактового сигнала, со вторым транзистором, первый вывод которого соединен с выводом затвора первого транзистора, второй вывод которого соединен со вторым выводом первого транзистора и вывод затвора которого соединен с первым выводом первого транзистора и со вторым конденсатором, первый вывод которого соединен со вторым выводом первого транзистора, а второй вывод которого соединен со вторым выводом тактового сигнала, причем транзисторы являются МОП-транзисторами, выполненными, по меньшей мере, в одном тройном кармане (Triple Well)

Изобретение относится к средствам, обеспечивающим возможность адресации в устройстве, содержащем один или более объемных элементов

Изобретение относится к устройству хранения данных, к способу осуществления бездеструктивного считывания данных и способу придания поляризации парам субъячеек памяти

Изобретение относится к игровым системам и, в частности, к способам и средствам, позволяющим определять местоположение игрового устройства в казино
Наверх