Множительно-интегрирующее устройство

 

V < ! !

Ю »1Е... -;itt

ОП ИСАН И Е

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

11ц 574734

Со!аз Советских

Социалистических

Республик (61) Дополнительное к авт. свпд-ву. (22) Заявлено 24.02.76 (21) 2328569/18-24 с присоединением заявки Ло (23) Приоритет

Опубликовано 30.09.77. Бюллетень ¹ 36

Дата опубликования описания 18.10.77 (51) М. Кл. С 06J 3/00

Государственный комитет

Совета Министров СССР (53) УДК 681.3(088.8) по делам изобретений и открытий (72) Авторы изобретения

Д. Н. Костяшкин, П. В. Соловов и A. Ф. Трухмаев

Рязанский радиотехнический институт (71) Заявитель (54) МНОЖИТЕЛЬНО-ИНТЕГРИРУЮЩЕЕ УСТРОЙСТВО

Т=

F.

;и )

Изобретение относится к вычислительной технике и может быть использовано для вы-!

Io;IIIelIÄ1:я операции над переменными, представ. е1шыми частотой следования и двоичным кодом как в качестве самостоятельного узла, так и в качестве составной части гибридных вычислительных устройств.

Известно множительно-интегрирующее устройство, содержащее счетчик импульсов и эле- —,- ..,-= менты И jiJ. Однако это устройство обладает 10 малым быстродействием.

1-1аибо.;се и. Нз!.им техническим решением к изобретешпо является мно кительно-интегрирующее устройство, содержащее двоичный счетчик, I py»1!y элементов И, делители часто- 15 ты, двоичный у множитель (2J

В известном устройстве умножения выходная частота формируется из импульсов входной частоты 1).„, снимаемых через двоичный умножитель, управляемый входным кодом 20

N„(c каждого из и разрядов делителя частоты. Моделирующая зависимость имеет вид

F,(t) =- - „ М {t).

Для выполнения операции интегрирования частоту необходимо подать на вход двоичного счетчика, содержимое которого будет равно

А)» (j) — » (f) / —,, ) х() у () п 30

О о

Недостатки такого м!1Ожительно-и1ГГОГplip) ющего устройства определяются недостзт: а.чп множительного устройства: большое время выполнения опер,»;IIIÄ p2Iiное наличие в моделирующей зависимости мас1 шт2онОГО коэффицигп!тa — -, 11з-за ici o Вы)» ходпая частот2 Г ВсеГда мс11»шс «ход!!Оli !2стоты.

Цель изобретения — повышшгпс быстродействия и устранение ослабления ьыходпого сигнала.

Это достигается тем, гто устройство содержит временной распределитель пчпульсов, вход которого служит первым входом устройства, а выходы подключены и первыч ьходам элементов И группы, вторые входы которых связаны с разрядным входом устройства, а выходы элементов 1 группы соединены с разрядными входами счетчика, выход которого является выходом устройства.

Н2 фиГ. 1 приведена Олок-схем2 предлаГаемого устройства; на фиг. 2 изображены времснные диаграмм!>1, поясняющие принцип работы устройства.

В предлагаемом устройстве шина входной

I частоты соединена с временныч распреде;ш574734 телем 1 импульсов, каждый из выходов которого подключен к одному из входов группы элементов И 2. Вторые входы элементов И группы соединены с шинами соответствующих разрядов входного кода N а их выходы — с разрядными входами двоичного счетчика 3.

Устройство работает следующим образом.

Импульс частоты F, вызывает появление на каждой выходной шине временного распределителя по одному, не совпадающему во времени с другими, импульсу, Поступая на группу элементов И 2, эти импульсы производят поразрядное прибавление кода Ny к содержимому счетчика 3, т. е. с приходом одного импульса частоты F,. содержимое счетчика 3 возрастает на величину кода У„. Таким образом, за интервал времени 0 — t содержимое счетчика и, следовательно, результат операции равны

N, {/) = j F„ (r) Ny (/) rent. о

Использование временного распределителя выгодно отличает предлагаемое устройство от рассмотренного аналога, так как время однократного умножения — интегрирования составляет величину

Т: пт, где и — число разрядов кода; т, — время переключения триггера счетчика.

Для широко распространенной серии элементов «Логика-2» т„=-10 — с. Тогда для десятиразрядного кода

N Т=-10 — с.

Для рассмотренного аналога Т зависит от величины F., и даже при F., 10 Гц равно

7 =10- с, F,. 1P6

Таким образом, быстродействие предлагаемого устройства ограни швается лишь быстродействием элементной базы и на несколько порядков превышает быстродействие известного устройства, что позволяет значительно улучшить динамические характеристики гибридных вычислительных устройств.

Формула изобретения

1 Множительно-интегрируюгцсе устройство, содержащее двоичный счетчик, группу элементов И, отличающееся тем, что, с целью увеличения быстродействия и устранения ослабления выходного сигнала, оно содержит

20 временной распределитель импульсов, вход которого является первым входом устройства, а выходы соединены с первыми входами элементов И группы, вторые входы которых соединены с разрядным входом устройства, а

25 выходы элементов И группы соединены с разрядными входами счетчика, выход которого является выходом устройства.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР Х 257159, кл. G 06F 7/52, 1968.

2. Martin 1. D. Signal Processing and Computation using Pulse-rate Technigues «The Ra35 dio and Electronic Еп1пеег». Vol. 38, ЛЪ 6, 1969, рр. 334 -335.

574734

4 =К„j

Риг, 2

Редактор И. Грузова

Заказ 2212/7 Изд. № 766 Тираж 818 Подписное

НПО Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Типография, ир. Сапунова, 2 > ъ рф

Е и о 1

+34 с ф

y b и .з

Составитель Л. Снимщикова

Техред Л. Гладкова Корректор Т. Добровольская