Матричное устройство для умножения
Союз Советских
Социалистических
Республик (и 583432 (61) Дополнительное к авт. свнд-ву (22) Заявлено 24,04.75 (2Q 2127600/
/18-24 с присоединением заявки №вЂ” (ЬЦ М. Кл.
G06 F 7/39
Государственный комитет
Сонета Министров СССР оо делам иэооретоний и открытий (23) Приоритет(43) Опубликовано 05,12,77, Бюллетень №45 (53) УДК 687.325 (088.8) (45) Дата опубликования описания 2.0.12,. "I t
Е, И. Брюхович, А, N. Карцев и Б, H. Малиновский (72) Автори изобретения
Ордена Ленина институт кибернетики АН Украинской ССР (71) Заявитель (54) МАТРИЧНОЕ УСТРОЙСТВО ДЛЯ УМНОЛЖНИЯ
Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных машинах, работающих как в позиционных системах счисления, так е и в непоэиционных системах остаточных классов.
Известны матричные вычислительные устройства, в которых операнды (слагаемые или сомножители) поступают на входы матрицы конъюнктивных элементов в таком же порядке, в каком они поступали на входы устройства, т.е, независимо от того, какой из операндов больше и какой меньше f11.
Наиболее близко по технической сути к предложенному является матричное устройство для умножения, содержащее два дешифратора и шифратор, причем входы дешифраторов подключены к соответствуюшим входам устройства, выход шифратора является выходом устройства (2).
Недостатком гакого устройства являют» ся также большие аппаратурные затраты, значительную часть которых составляет матрица элементов И.
Бель изобретения — повышение наде%ности устройства, Для этого в устройство введены три матрицы сложения, причем выход первого
5 дешифратора подключен к первым входам первых двух матрицсложения, вторые входы которых подключены к выходу второго дешифратора, выходы первых двух матриц сложения подключены к входам третьей матрицы сло10 жения, выход которой подключен ко входу шифратора, На чертеже изображена сгруктурная схема предложенного устройства, Устройство содержит дешифраторы 1, 2, 15 матрицы 3-5 сложения и шифратор 6.
Работа устройства заключается в следующем, Рассмотрим умножение двух чисел в виде таблицы умножения, Таблицу С произведения двух чисел раз, ложим на две таблицы А и В таким образом, что результирующая таблица произведения двух чисел может быть получена иэ выраже25 ния С = A + В.
Таблица А
О 1 2 3 4 5 6 7 8 9
О 0 О 1 2..4 6 9 12 16 201 О 1 2 4 6 9 12 16 . 20 25
2 1 2 4 6 9 12 16 20 25 30
3 2 4 6 9 12 16 20 25 30 36
4 4 6 9 12 16 . 20 25 30 36 42
5 6 9 12 16 20 25 30 36, 4 49
6 9 12 16 20 25 30 36 42 49 56
7 12 16 20 25 30 36 42 49 56 64
8 16 20 25 30 36 42 49 56 64 72
9 20 25 ЗО . 42 . 49 56 64 72 81
Таблиц а
-1 -2 4 -6 -9 -12 -16 -20
О О
-l 2 -16
О -4
О О
-2 -4 6
-9 -12
О О
О -1 -2 -4
-1 О
-1 -2 4 -6
О О
О -I
-43 -4 -2 . -1 0 О
583432
Прн етом таблица А образуется следую нне системы счисления), Значения таблицы А, щим образом,. расположенные на каждой из диагоналей, ЗначеИня таблицы А, расположенные на перпендикулярных направлению О,O-Р-1,Р-1, цнагонапахО,О-Р-1,Р-1 н 0,1-P-2, Р-l, - равны но величине соответственно значению, равны соответственно значениям, располо- > расположенному на пересечении етой диагоженным на днагоналях О,Î-Р-1,Р-l н ;наля с одной из диагоналей О,О-Р-1,Р-1
0,1-Р-2,Р- 1 таблицы С (где P-основа-, нлн 0,1-Р-2,Р-1.
Я 8343 2
Продолжение таблицы
8 9,Э; 4 5,6
:7
-9 -6 -4 2 l 0
0 О
-1 2 -9 -6 —.4 -2 -l 0
-2 -1 0
9 -20 -16 -12 -9 -6 -4 -2
Таблица С
0 0 0 О 0 О 0 .О 0
0 1 2 3 4 5 6 7 8 9
0 2 4 6 8 "10: 12 14 16 18
6 9 12 15 18,21 24 27 б
О 4 8 12 16 20 24 28 32 36
О 5 10 å15 20 25 30 35 40 45
0 6 12 18 42 48 54
О 7 14 21 28 35 42 49 56 63
О 8 16 24 32 40 48 56 64 72
О 9 18 27 36 45 54; . 63 72 81
-l6 -1 2 -9 -6 -4
Таблица В образуется следующим образом.
Значения таблицы В, расположенные на; каждой из диагоналей, перпендикулярных ц направлению О,О-Р-1,P»l, получаются путем уменьшения значений таблицы С, расположенных на этих же диагоналях, на величину, расположенную на пересечении указанной диагонали; таблицы С с одной из диагоналей . ц
О О-Р-l,Р-1 arm 0,1-Р-2,Р-1.
Предлагаемое устройство работает сле» дующим образом.
На входы дешифраторов 1 и,2 поступают сомножители в двоичном коде. С выходов дешифраторе 1 первый из сомножителей в коде 1 из Р, поступает на входные горизонтальные шины матриц; 3 и 4 с одинаковыми номерами при i О, „. Р-l.
Одновременно с выходов дешифратора 2 второй из сомножителей в коде 1 из P поступает на входные вертикальные шины
583432
Ш4ИИПИ Заказ 4895/54 Ти аж 818 Подписное атент, г. жгород, ул. оектная, 1
/
/ матриц i 3 и 4 с одинаковыми порядковы« ми номерами j при *мО,... P-1, II0 од» ной из 2Р-1 выходных шин матрицы 3 car нал ноступлет на ту горизонтальную входную шину матрицы 5, номер которой совпадает с величиной целой части частного, от деления значения, поставленног,о в соответствие данной выходной шине, на основание системы счисления P. Одновременно, по одной из о Р-1 выходных шин матрицы 4 1о сигнал поступает йа ту входную вертикаль- ную шину матрицы 5, номер которой совпадает с величиной цело" части .частного от деления значения, поставленного в соответ ствие данной выходной шине, на основание системы счисления. При этом возбуждается одна из 2Р-1 выходных шин матрицы 5, и сигнал поступает на вход шифратора, с выхода которого снимается двоичный «од результата. 20
Таким образом, замена матрицы умножения матрицами сложения позволяет сократить количество элементов и тем самым по высить надежность устройства,,. 25
Ф ор мул а. из об рете ни я
Матричное устройсгво для умножения, содержащее два дешифратора и шифратор, причем входы дешифраторов подключены к соответствующим входам устройства, выход шифратора является выходом устройства, о т л и ч а ю m e e c я т еeмM, что, с целью повышения надежности устройства, в него введены три матрицы сложения, причем выход„первого дешифратора подключен к первым
1 входам первых двух матриц сложения, вторые входы которых подключены к выходу второго дешифратора, выходы первых двух матриц сложения подключены к входам третьей матрицы-сложения, выход которой подключен ко входу шифратора. . Источники информации, принятые во внимание при экспертизе:
1. Авторское свидетельство СССР
¹ 259479, кл G 06 F 7/39, 1970.
2. Прангишвили И, В. и др. Микроэлекч роника и однородные структуры для построе ния арифметических и логических устройств, М., "Наука», 1967, с. 174-185.