Процессор

 

Сео3 Советских

Соцналнстнчеооа

Раснублнк (11) 583440 (6!) Дополнительное к авт. свил-ву (22}Заявлено 26.02.76(21) 2329627/18 24 (51) М. Кл.

606F 15/20 с присоединением заявки №

Гауднрстнанный ннннтат

Сааата Мннннтрнв GCN в делам пзобрвтвннй в нтнрнпнй (23) Приоритет(43) Опубликовано 05.12.77рюллетеиь № 45 (53) УЙК 683.,325 (088.8) (45) Дата опубликования описания 20.12.77

В. А. Платонов (72} Л втор изобретения (71} Заявитель

Таганрогский радиотехнический институт нм. В. Д, Калмыкова (54) ПРОЦЕССОР

Изобретение относится к области вычнс» . лнтельной техники, в чаетностн к ироцессэ рам ИВМ и может быть нспользовано прн построеннн вычислительных систем, Известен процессор Я, соиержашнй арнфметнкологический блок, адресный н вспомогательный регистры, регистры оце-. ранпа и команды, аккумулятор,, счетчик комана н блок управления.

Недостаток процессора состоит в том, чу для его реализации необходимы значительйью затраты оборудовання.

Наиболее близкйм по технической сущно сти к изобретению является,процессорЯ содержаший арифме око логнческнй блок, первый н второй входы которого соединены с первыми выходами блока памяти н блока выработки управлякхцнх сигналов, блок срав-. нення нрнорнтетов символов, первый выход которого соединен через регистр кода опера пня-с первым входом блока выработки уп» равлякхпнх сигналов, первый блок мага ."инной памяти, вход и выход которого соединены соответственно со вторым выходом .a первым входом блока сравнения приоритетов, символов, второй блок магазинной намяти, первый вход которого соединен с. первым входом процессора н выходом аряфметнко логического блока, блок сннхроннэацнн, выход в которого соединен со вторым ходом блока выработки управляюших сигналов. Второй я третий входы блэка сравнения приоритетов символов и второй вход второго блока магазинной памятй"соединены соответственна

Ю со вторым входом процессора, со вторым й.

1 третьим выхвдамн блока выработки „.правлякнцнх скгналоВ, а второй выход блока памяти является выходом процессора.

Недостаток такого процессора состоит

N s том, что прн решении научно-техннческнх задач, записанных на некотором алгорнт мнческом языке, значения аргументов функций выбираются яэ оперативного ЗУ в соочветствяп с символом очередного аргумента (операнда). Для анализа символа, опрепеле ния адреса ячейки. ЗУ, где находится значение. операнда, н выборки его нспользуется арнфметико-логический блок. Это уменьшает быстродействие вычислительной машины пря решений таких задач.

583440

Бель изобретения - повышение быстродействия.

Поставленная цель достигается тем, что ,предложенный процессор содержит,дешифратор

s регистр. Кодовый вход дешифратора соединей с выходом второго блока магазинной памяти. Управляющие входы дешифратора, регистра и блока памяти соединены с четвертым выходом блока выработки управляю-, щих сигналов. Первый выход дешифратора соединен с информационным входом регистра, выход которого соединен с информационным входом блока памяти. Ггорой выход дешифра тора соединен с третьим входом арифмети ко-погическогобпока,а блок памяти выпоп- i

15 нен в виде блока ассоциативной памяти.

Структурная схема процессора представлена на чертеже.

Процессор, содержит арифметико-логический блок 1, блок памяти 2, регистр 3, дешифратор 4, первый блок 5 магазинной памяти, блок 6 сравнения приоритетов символов, регистр кода операции 7, блок 8 выработки управляющих сигналов, второй блок 9 магазинной памяти и блок синхро25 ниэации 10.

Процессор работает следующим образом, Задача, записанная на алгоритмическом языке, последовательно, символ за символом, вводится в процессор так, что функ, 30 циональные символы и разделители поступают по входу 11 в блок 6, а операнды (переменные и числа) по входу 12 в блок 9.

В блоке 6 происходит анализ символов путем сравнения приоритетов символа на

3$ входе блока 6 и очередного символа, находящегося на выходе блока 5. Если символ на входе блока 6 имеет больший прио-: ритет, то он записывается в блок 5 и на40 чинается анализ следующего символа, поступившего на вход блока 6. В противном случае на блоке 5 извлекается очередной символ и записывается в регистр кода операипп 7, после чего начинается анализ очередного символа.

45 а

Регистр кода операции 7 вырабатвтвает код операции,. соответствующий функциональному символу, записанному в этом регистре, По выработанному коду операции блок 8

50 выработки управляюших символов выдает последовательность управляютйих символов, синхронизированных блоком синхронизации

1О.

По коду операции "равно (например, g 5) иэ блока 9 извлекается находящееся там очередное число, которое записывается в дешифратор 4, а затем переписывается в регистр 3, В это время в дешифратор 4 иэ

60 блока 9 записываетс. символ очередной переменной, после чего в регистре 3 формируется слово, состоящее из символа операнда (у ) и его значения (5), Сформированное слово, записывается в блок памяти 2 ассоциативного типа.

По другим кодам операции, когда требуется вычислить значение какойлибо функции, иэ блока 9 по соответствующему коду операции извлекается очередной операнд, который записывается в дешифратор 4, где анализируется, Если операнд является числом или логическим значением, то он передается на вход. блока 1, где обрабатывается. Если операнд является буквенным сим аолом, то он передается в регистр 3, затем передается в блок памяти 2 как ассоциативный признак, по которому > ищется . ячейка памяти, в которой хранится значение операнда.

После того как это значение найдено, оно передается на вход блока 1 для обработки в соответствии с кодом операции.

После вычисления функции, код операции которой находится в регистре кода операции 7, ее значение передается в блок 9 для использования его в качестве очередного .операнда при вычислении соответствующей функции.

Процессор работает по описанному алгоритму до окончания решения всей задачи.

Предложенное уетрцйство позволяет упростить программирование;научнотехнических задач и уменьшить время .. на выборку операндов иэ оперативнса»о, ЗУ, что уменьшает время на реШение:задач и увеличивает быстродействие в 1,5 раза, Формулa изобретения

Процессор, содержащий арифметико-логический блок, первый и второй входы которого соединены с первыми выходами блока памяти и блока выработкй управляющих сигналов, блок сравнения приоритетов символов, первый выход которого соединен через регистр кода операции с первым входом блока выработки управляющих, сигналов, первый блок магазинной памяти, вход и выход которого соединены соответственно со вто рым выходом и первым входом блока сравнения приоритетов символов, второй блок магазинной. памяти, первый вход которого соединен с первым входом процессора и выходом арифметико-логического блока, блок синхрониза тии, выход которого соединен со вторым входом блока выработки управляющих сигналов, причем второй и третий входы блока сравнения приоритетов символов и второй вход второго блоха магазин583440

Составитель Ф. Шагиахметов

Редактор Л, Утехина Техред Е. Давыдович Корректор

М. Демчик. Заказ 4895/54 Тираж 818 Подписное

UHHHHH Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб„д., 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4 ной памяти соединены соответственно со вторым входом процессора, со вторым и

Tpf.ãbHì выходами блока выработки управляющих сигналов, а второй выход блока памяти является выходом процессора, о тл и ч а ю ш и и с я тем, что, с целью пон вышения быстродействия, он содержит дешифратор и регистр, причем кодовый вход дешифратора соединен с выходом второго

10 блока магазинной памяти; управляющие входы дешифратора, регистра и блока памяти соединены с четвертым выходом блока выработки управляющих сигналов; первый выход дешифратора соединен с информационным входом регистра, выход которого соединен с информационным входом блока памяти; второй выход дешифратора соединен с третьим входом арифметико-логического блока, а блок памяти выполнен в виде блока ассоциативноо и пам яти.

Источники информации, принятые во внимание при экспертизе:

1. Каган Б, М., Каневский М, М, цифровые вычислительные машццы н системы.* М Энергия 1974 с 385 рис 5 27

2, Заявка N 23 244 77/24, кл.-6061 g/00 от 02.76, по которой подготовлено, положительное решение.