Микропрограммное устройство управления

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Республик

<»59)075

И АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (6!) Дополнительное к авт. свил-ву(22) Заявлено 30.12.74 (2! } 2088225/18-24 с присоединением заявки №вЂ” (23) ПриоритетОпубликовано 05.02.79рюллетеиь № 5

Дата опубликования описания 10.02.79 (5! } М. Кл.

G 06 F 9/16

Государственный коимтет

СССР ао делам мзобрвтеммй и открытий (53) УДК 681.325 (088.8 }

В. Ф. Гусев, В. Я. Контарев, Г. И. Кренгель, В. Я. Кремлев, Г. H. Иванов, М. 3. Шагивалиев, Ю. И. Щетинии и А. У. Ярмухаметов (72) Авторы изобретения (7!) Заявитель (54} МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ

Изобретение относится к вычислительной технике и автоматике и может быть использовано для управления процессорами и каналами вычислительных машин.

Известно микропрограммное устройство управления, содержащее регистр микрокоманд, дешифратор микрокоманд, регистр модификации и регистр режима работы (!).

Однако в известном устройстве для управления триггерами и регистрами объекта управления необходимо большое количество как стандартных действий, так и действий по модификации содержимого регистра микрокоманд. Устройство сложно, имеет много связей и избыточность объема памяти.

Известно микропрограммное устройство управления, содержащее регистр номера команд, регистр адреса, дешифраторы, блок памяти и формирователи управляющих сигналов (2) .

В таком устройстве также для управления регистрами и триггерами управляемого объекта необходим большой набор элементарных операций, что усложняет устройство к требует большого объема дешифратор-. ного оборудования и большого количесгва связей.

Наиболее близким техническим решением к изобретению является устройство, содержащее блок памяти, регистры чтения и записи, первый и второй дешифраторы, причем вход блока памяти соединен с выходом блока управления, а выход — с входами регистров чтения и записи, выходы которых подключены к первым входам соответственно первого и второго дешифраторов (3) .

Недостаток устройства состоит в том, что для управления большим количеством системных триггеров необходимы большое количество микроприказов и, следовательно, большой объем блока односторонней памяти, регистрового и дешифраторного оборудования. В среднем на каждый триггер нужно иметь три микроприказа (уcTBHoBK;i, сброс, анализ), а при установке триггера от нескольких источников — четыре и более.

Бель изобретения — упрощение устройства путсм уменьшения объема блока памяти и сокращения количества связей.

Это дгстигается тем, что в устройство введены первый и второй регистры призна591075

3 ка, третий и четвертый дешифраторы, первый, второй, третий и четвертый регистры матрицы. Входы регистров признака соединены с выходом блока памяти, а выходы регистров чтения и записи — с первыми входами соответственно третьего и четвертого дешифраторов, Выход первого регистра признака подключен к вторым входам первого и третьего дешифраторов, выход второго регистра признака — к вторым входам второго и четвертого дешифраторов. Первые, вторые, третьи и четвертые входы ре. . 1О гистров матрицы соединены соответственно е выходами первого, второго, третьего и четвертого дешифраторов. Первые выходы этих регистров подключены к входу блока управления, вторые выходы первого, второго, третьего и четвертого регистров матрицы — к пе, вому, второму, третьему и четвертому выходам устройства соответственно, а третьи выходы — к пятому выходу устройства. Пятый вход первого регистра матрицы соединен с первым входом устройства, 2О пятые входы второго и третьего регистров матрицы — с вторым входом устройства, а пятый вход четвер ого регнссра матрицы— с выходом блока памяти.

Структурная схема устройства представлена на чертеже.

Она содержит блок lпамяти,,блок 2 управления, регистр 3 чтения, регистр 4 записи, регистры 5 и 6 признака, дешяфраторы 7 — 10, регистры 11 — 14 матрицы.

Устройство работает следующим образом.

По адресу, заданному блоком 2, из блока 1 считывается очередная микрокоманда и записывается на регистры 3 — б. Содержи мое регистров 5 и 6 управляет выбором дешифраторов. Так регистр 5 активизирует дешифраторы 7 или 9, которые выдают на соответствующий регистр матрицы сигналы чтения по первому или третьему выходам.

Аналогично работает регистр 6, подключая к регистру 4 дешифраторы 8 или 10, которые 40 вырабатывают сигналы. записи на. соответствующие регистры матрицы по его входам.

Таким образом осуществляется выбор горизонтальной линейки триггеров и одновременно подаются микропрнказы на чтение илн запись. Поскольку первые выходы всех триггеров регистров I — 14 подключены к блоку 2, то по их состоянию можно провести модификацию адреса следующей за выполняемой микрокомандой, а следовательно, и выбрать путь выполнения микрокоманды в ю зависимости от состояния того или иного триггера, а также совокупности триггеров, находящихся в одной линейке (регистр матрицы). Кроме того, возможно провести переустановку какого-либо триггера, например регистра 11 в соответствии со значением триггера, например, регистра 13 путем подачи сигналов чтения на регистр 14 и одновременно сигнала записи по входам регистра 11. Чтение информации на выход устройства позволяет принять к обработке на основном оборудовании ЭВМ условия, признаки, флаги и другую информацию иэ регистров матрицы, а также запомнить в неразрушающейся памяти при сбойных ситуациях с целью восстановления состояния системы на момент сбоя.

Источник сигнала может быть подключен к одному триггеру (регистр 11) или к нескольким триггерам (регистры 12, 13). причем выбор нужного триггера может быть задан микрокомандой, либо триггеры устанавливаются непосредственно из блока 1 (регистр 14). Соединение второго типа (регистры !2 и 13) приводит также и к сокращению связей, так как различные внешние сйгналы могут быть введены в устройство микропрограммного управления по одному физическому каналу (проводу) и селектированы на матрице по смыслу операции или по времени.

При семи регистрах в матрице регистры

3 и 4 должны быть трехразрядными, а регистры 5 и 6 — одноразрядными. Если же регистры 5 и 6 сделать двухразрядными, то появляется возможность логической обработкии соде рж и мого регистров матрицы.

Например, записав информацию в один регистр одновременно с двух входов, выполним операцию ИЛИ и т.и.

Органиэация системных триггеров в матрицу дает возможность одним микроприказом воздействовать на несколько триггеров горизонтального ряда матриц (регистра матрицы). Введение дополнительных дешифраторов позволяет производить дополнительные действия над триггерами, расширяя разрядность односторонней памяти только на величину признака, а объединение входов и выходов триггеров матрицы обеспечивает переустановку триггеров в широком диапазоне, не имея специальных микроприкаэов переустановок.

Таким образом, введение дополнительных блоков, указанных связей между ними приводит к резкому уменьшению количества микропрнказов, а следовательно, и к уменьшению объема односторонней памяти и упрощению устройства.

В результате применения изобретения значительно упростилось управление системными триггерами, количество связей по сравнению с прототипом уменьшилось в 2 раза, количество управляющих сигналов в 3 раза. а количество разрядов блока памяти, отведенных под управление триггерами, в

1,5 раза.

Формула изобретения

Микропрограммное устройство управления, содержащее блок памяти, регистры чте

591075

Составитель Т. Арешев

Техред О. Луговая Корректор М. Демчнк

Тираж 779 Подписное

Редактор Е. Месропова

Заказ !54/48

0НИИПИ Государственного комитета CCCP по делам изобретений н от к р ыт и й

I i 3035, Москва, Ж-35, Раушска я н а 5., д. 4/5

Филиал ППП «Патент», г. Ужгород, ул. Проектная, 4

5 ния и записи, первый и второй дешифраторы, причем вход блока памяти соединен с выходом блока управления, а выход — с входами регистров чтения и записи, выходы которых соединены с первыми входами соответственно первого и второго дншифраторов, отличающееся тем, что, с целью упрощения устройства, оно содержит первый и второй регистры признака, третий и четвертый дешифраторы, первый, второй, третий и четвертый регистры матрицы; входы регистров признака соединены с выходом блока памяти, выходы регистров чтения н записи соединены с первыми входами соответственно третьего и четвертого дешифраторов, выход первого регистра признака соединен с вторыми входами первого и третьего дешифраторов, выход второго регистра признака соединен с вторыми входами второго и четвертого дешнфраторов; первые, вторые; третьи и четвертые входы регистров матрицы соединены соответственно с выходами первого, второго, третьего и четвертого дешифраторов, а первые выходы эгих регистров подключены к входу блока управления, вторые выходы первого, второго. третьего н четвертого регистров матрицы подключены к первому, второму, третьему и четвертому выходам устройства соответст. венно, третьи выходы подключены к пятому выходу устройства, пятый вход первого регистра матрицы соединен с первым входом устройства, пятые входы второго и третьего регистров матрицы соединены с вторым входом устройства, а пятый вход четвертого рс гистра матрицы соединен с выходом блока памяти.

Источники информации, принятые ио внимание при экспертизе !. Авторское свидетельство СССР .й!ь 387366, кл. G 06 F 9/16, 1969.

2. Авторское свидетельство СССР

Хо 423!27, кл. G 06 F 9/16, 1971

3. Хассон С. Микропрограммное управление. Вып. !1, М.; «Мир», 1974, с. 127- 129.