Способ изготовления интегральной схемы

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 140576 (21) 2361135/18-25 (51)M НЛ. с присоединением заявки М—

Н 01 L 21/02

Государственный комитет

СССР но делам изобретений и открытий (23) Приоритет

Опубликовано 3 01 080. Бюллетень Ио 4 0

Дата опубликования описания 3 03. 080

{53) УДН 621.382 (088 . 8) (72) Авторы изобрет ения

В.П.Болдырев, И.Н.Гайдук, Л.В.Малейко, Ю.И.Савотин и В.П.Степанов (71) Заявитель (54) СПОСОБ ИЗГОТОВЛЕНИЯ ИНТЕГРАЛЬНОЙ СХЕМЫ

Изобретение относится к области микроэлектроники и может быть использонано при изготовлении биполярных интегральных схем, например, эмит- 5 терно-связанной логики.

Известны способы изготовления биполярных интегральных схем по планарной те::нологии, которые имеют общий недостаток, заключающийся в невозможности получения транзисторов этих схем с сонмещенной высокоомной областью базы, находящейся йод эмиттером и контактом к эмиттеру, так как все способы изготовления интегральных схем предусматривают изготовление нысокоомной базовой области значительно шире эмиттерной и не позволяют проводить обратную последовательность легирования указанных областей при малых размерах эмиттера, например, для реализации преимуществ ионного легиронания, и соп— ронождаются эффектом вытеснения базы под эмиттером. 25

Кроме этого пассивная часть нысокоомной области увеличивает сопротивление базы, что, в свою очередь снижает быстродействие схем . Таким образом, изготовление интегральных схем известными способами ограничивает минимальные размеры компонентов и быстродействие интегральных схем.

Известен способ изготовления интегральных схем, включающий выращивание на монокристаллической кремниевой годложке эгитаксиального слоя, нанесение маскирукщего слоя, например нитрида кремния, формирование низкоомных областей базовых контактов ионным легированием, удаление нитрида кремния, нведение соответствующих примесей для получения эмиттерных и базовых областей, фотолитографическое вскрытие контактов к базовым областям, осаждение слоя металла и его травление для получения электродов к компонентам схемы.

Этот способ является наиболее совершенным из способов изготовления полупроводниковых приборов. Самосовмещение областей активной базы и эмиттера достигают защитой области эмиттера пленкой нитрида кремния при ионном легировании низкоомной области базовых контактов и используют выращенную затем двуокись кремния как маску при ионном легировании и диф594838 фуэии областей базы и эмиттера в ранее защищенные нитридом кремния области. Нахождение высокоомной области базы только под эмиттером приводит к уменьшению электрического сопротивления тела базы транзистора, уменьшает его размеры и исключает действие эффекта вытеснения базы под эмиттером.

Однако существующий способ обладает недостатками, заключающимися в неравномерности толщины маскирующих покрытий и невозможности изготовления коллекторного контакта транзистора по планарной технологии. Непланарность и неравномерность толщины маскирующих покрытий на различных областях интегральной схемы приводит к 15 нежелательному и неуправляемому увеличению размеров окон, защищенных маской меньшей толщины при одновременном фотолитографическом травлении диэлектрических покрытий раз- 20 ной толщины.

Цель предлагаемого изобретения достижение планарности наносимых диэлектрических и металлических слоев.

Это достигает я тем, что в эпитаксиальном слое формируют области глубокого подлегирования коллекторных контактов, фотолитографией по маскирующему слою защищают области эмиттерного и коллекторного контактов, окислягэт вскрытую поверхность креглния наносят слой металла, фотолитографией по которому вскрывают базовую область и удаляют металлический слой.

Одновременно с областями ниэкоом- 35 ных контактов можно формировать твердотельные резисторы.

В области глубокого подлегирования коллекторных контактов создают концентрацию приглеси выше, чем в 40 высок оомной области актив ной базы.

В результате после ионного легирования для создания активной базовой области в открытых областях коллекторного контакта не образуется

Р -гг, — переход. Принципиальные отличия предлагаемого способа изготовления интегральной схемы заключаются в том, что при изготовлении ионным легированием области низкоомных базовых контактов в качестве маски используют дополнительно нанесенный слой металла, например, молибдена, легирование этой области проводят через слой двуокиси кремния, пленкой нитрида кремния маски- 55 руют только области эмиттерных и коллекторных контактов и одновременно с транзистором изготавливают твердотельный резистор.

Отсутствие глубокого подлегиро- gp вания коллекторных контактов приводит к образованию во вскрытых коллекторных областях в процессе легирования высокоомной базовой и змиттерной областей системы Р-ь- переходов . Образование переходов делает невозможным получение планарного омического контакта к области коллектора и интегральной схемы в целом.

На фиг.1 изображена структура пластины со сформированными областями скрытого слоя, разделения, глубокого подлегирования коллекторных контактов и ниэкоомной области базовых контактов транзистора с одновременно изготовленным твердотельным резистором; на фиг.2 — структура пластины со сформированными слоями активной базы и эмиттера транзистора; на фиг.3структура пластины со вскрытыми контактами к областям транзистора и резистора и сформированными металлическигли электродами.

Пример. На кремниевой пластине, состоящей из подложки 1, скрытого слоя 2 и эпитаксиальной пленки 3,, соответствуюгггей требованиям ЕТО.035.

05È.ТУ, термическим окислением выращивают пленку двуокиси кремния (SiO ) толщиной 0,35 мкм. Методом фотолитографии вытравливают в SiOдорожки разделяющие компоненты интегральной схемы.

Двухстадийной диффузией бора при

930 С в течение 30 мин и при 1150 С в течение 80.мин выполняют области

4 разделения с поверхностныи сопро- тивлением (R ), равным 8-12 Ом/„

Й толщиной (Х, равной 3,5-4 мкм:

Фотолитографическим вскрытием в

SiO и двухстадийной диффузией фосфора при 900 С в течение 20 мин и при 1150 С в течение 30 глин выполняют области глубокого подлегирования коллекторных контактов 5 с к

=10-12 Ом/ и xj 2,9-3,0 глкгл.После удаления В1О,, на пластину наносят пиролитическигл разложением последовательно слон нитрида кремния (Sy() и S10 толщиной 0,3-0,35 мкм и 0,10,15 мкм соответственно. Фотолитографией с использованием фоторезистивной маски для травления S10> и

Si N получают участки 6 нитрида кремния, защищающие области коллекторных и эмиттерных контактов. Последующим термическим окислением выращивают на поверхности пластины слой 7 SiO толщиной 0,25 мкм. Пиролитически наносят пленку 8 молибдена толщиной 0,15-0,20 мкм, в которой фотолитографией вскрывают область базы транзистора и резистор.

Ионным легированием бора через S10> толщиной 0,25 глкм, используя пленки молибдена и Я1 М в качестве маски получают области 9 и 10 ниэкоом-, ных базовы<х контактов транзистора и резистора. Доза легирования для получения Я = 100 Ом/ составляет

350 мкКг/см при ускоряющем напряжении 100 кВ.

594838

Формула изобретения

Применениегл азотной и орто*осфорной кислот удаляют пленки молибдена и нитрида кремния.

Во вскрытие области проводят ионное легпрование бора для получения базовой области 11 транзистора ло5 зой 20 мкКг/сгл при ускоряющем нап3ряжении 20 кВ. Термическая двуокись кремния служит маской при легировании.

Проводят термический отжиг 940 С в атмосфере сухого азота в течение 10 мин для электрической активации внедренной примеси и снятия радиационных дефектов. Получают область 12 эмиттера транзистора и одновременно подлегируют поверхностную область коллекторных контактов 13 ионным леги- 15 .3 рованием фосфора дозой 700 мккл/см при ускоряощегл напряжении 20 кВ. ПосЭ ледующий отжиг проводят при 900 С в течение 10 глин. Фотолитографией вскрывают контактные окна 14 к об- 20 ласти низкоомных базовых контактов.

Термическим испарением наносят двухслойную металлизацию ванадийалюглиний, толщиной слоев соответственно 0,05 мкм и 0,8 мкм, фотолитографией по которой получают металлизированные дорожки, соединяющие в нужной последовательности электроды

15 транзистора и резистора.

Использование предлагаемого способа изготовления интегральной схемы обеспечивает по сравнению с существующими способами следующие преимущества: позволяет проводить в любой последовательности легирование областей активной базы и эмиттера, так как легирование этих областей проводят в одни и те же вскрытые в двуокиси кремния окна; исключает действие эффекта вытеснения базЫ под эмиттером, поскольку "вытеснение" 4О происходит по всей площади высокоомной области базы до границы с более глубокой областью базовых контактов;

6 S б 9 б 9 б обеспечивает равномерное и планомерное диэлектрическое покрытие над всеми областягли интегральной схемы, поскольку поверхность схемы защищена однократно выращенной двуокисью кремния; уменьщает электрическое сопротивление базовой области, поскольку вокруг эмпттера отсутствует пассивная часть высокоомной базовой области, что улучшает качество фотолитографических операций, а также позволяет повысить плотность компановки элементов и быстродействие интегральной схемы.

Ъ

Способ изготовления интегральной схемы, включающий выращивание на монокристаллической кремниевой подложке эпитаксиального слоя, нанесение маскирующего слоя, например нитрида кремния, формирование низкоомных областей базовых контактов ионным легированием, удаление нитрида кремния, введение соответствующих примесей для получения эмиттерных и базовых областей, фотолитографическое вскрытие контактов к базовым областям, осаждение слоя металла и его травление для получения электродов к компонентам интегральной схемы, отличающийся тем, что, с целью достижения планарности наносимых диэлектрических и металлических слоев, в эпитаксиальном слое формируют области глубокого подлегирования коллекторных контактов, фотолитографией по маскирующему слою защищают области эмиттерного и коллекторного контактов, окисляют вскрытую поверхность кремния, наносят слой металла, фотолитографией по которому вскрывают базовую область и удаляют метал- лический слой.

594838

v IE И

Фиг. Z

15 Ю тю д ею я

Физ. У

Составитель В. Утехина

Техред М.Петко Корректор В.Синицкая

Редактор Е.Месропова

Филиал ППП Патент, r.Óæãoðoä, ул.Проектная, 4, Заказ 7848/75 Тираж 844 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, 7 -35, Раушская наб,, д. 4/5

Способ изготовления интегральной схемы Способ изготовления интегральной схемы Способ изготовления интегральной схемы Способ изготовления интегральной схемы 

 

Похожие патенты:

Изобретение относится к микроэлектронике, а именно к технологии изготовления интегральных схем (ИС) с использованием комплементарных биполярных транзисторов NPN и PNP с носителями разного типа проводимости

Изобретение относится к микроэлектронике
Наверх