Устройство возведения в дробную степень

 

Оюз СОВетских

Сощиалистических

Республик (11) 596941 (61) Дополнительное к авт. свид-ву (22) Заявлено 30, 08.73 (21) 1957246/24 с присоединением заявки №вЂ” (23) 11риоритет(43) Опубликовано 05,03.78. Бюллетень № 9 (45) Дата опубликования описания)0.03, Я, (51) М. Кл.

G 06 F 7/38

Государственный номитет

Сонета Министроа СССР по делам изобретений и отнрытий (53) УДК681.325 (088.8) (72) Авторы изобретения

В. K Боюн и Л, Г. Козлов

Ордена Ленина институт кибернетики Д Н Украинской CCP (71) 3а я в и тель (54) УСТРОЙСТВО ВОЗВЕДЕНИЯ В ДРОБНУЮ СТЕПЕНЬ

Изобретение относится к вычислительной технике и предназначено для возведения в дробную степень в управляющих системах и специализированных вычислительных машинах.

Известно устройство возведения в дробную степень, которое содержит цифро-аналоговые преобразователи, компаратор, схему цифрового уравновешивания, регистр показателя степени триггер операции и управляемые ключи (1) Недостатками этого устройства являются:

or раниченные функциональные возможности, поскольку в нем реализуются функции, показатель степени которых может принимать только значения целых чисел (2, 3, ... ) или значения величин, обратных целым числам (- 1-, — ), и нельзя вычислять функции, показа1 тель степени которых принимает значения величин, представлъющих собой отношение двух целых чисел (— — — ... );

3 3

3 2 5

- - низкая точность, так как в устройстве используются аналоговые блоки (коммутатор, ключи) .

Известно также устройство реализации нелинейных зависимостей, применяемое в аналоговых и гибридных вычислительных машинах, которое может быть использовано для возведения в дробную степень. Для устранения указанного недостатка содержит запоминающее устройство, регистр адреса, цифро- и аналоговый преобразователь, преобразователи после- довательного кода в параллельный, вентильные схемы, триггерные регистры, блоки ключей и разрядных сопротивлений и схемы совпадения (2). Недостатком этого устройства является большой объем аппаратурных затрат, в частности большой объем памяти для хранения функций, и низкая скорость реализации нелинейных зависимостей.

Прототипом изобретения является устройство возведения в дробную степень, содержащее блок возведения в целую степень, блок извлечения корня и регистр адреса, вход которого подключен ко входу тактовых импульсов устройства, первая группа выходов соединена со вхо дами блока памяти приращений, а вторая груп па выходов соединена со входами цифро-аналш. гового преобразователя, выход которого соединен с первыми входами двух схем сравнения, вторые входы которых подключены к информационным входам устройства, выходы блока памяти приращений соединены со входами соог25 ветствуюгцих усилителей считывания, вьrvn!rr,r,„.- )...ii.;„ (-; 0 i) гя>выми ВхО,да д>1 .. „.. ;.;.: В>0.;,цих элем :!О(11, вторые входы

:.-Х>5.;О!:(Х ПОДКЛЮЧЕНЫ К ВЫХОДBi1 СООТВЕТСТВУ10. :с ия я Выходы че1>ез сООтветстlli0i.-; :1;!):1Î0ëедОВательиО соединенных

Опрея; л,--,(, 1)ап1>ав,(!ения при(>а)цеи>(и .(О;,кл,оченн:=1: двчл!я )(ру(-ими Входами к выхоДЯМ ДВУХ МЛЯД)В>: Х паз)>ЯДОВ РЕГ((СТРа аДРГСа реве:,.;, "Явных счетчиков и блоков ключей H раз» ояд и ы х со)(р Оти ллен и и соед>1)(еи ы с соответстВующими Выходами устройства I3).

Недостатком этого устройства нвляк>тся огран .(чеииые функциональные возможности, та((как устройство позволяет реализоваA только функции, приращения которых записаны в б>доке памЯти п)>иращеиий, т. е. количество ре" ализиуемых Функций Ограничено разрадностью блока ))dMT(T BPHPB,Ц5ений.

)),"чь ((зоб(>е1еяия В Оасширеиии функциональных В >B)io>."";иост(.й устройства.

3т(> J(00(.B(B Tсг! тем., !TO уст)>ойство содерз / жит схем )>аяяе>(ия кодов третин блок клю-:)ей и разр;1((ых сопрогивленкй и треть)о схе;;. у с "!B!!B. iHÿ, первый Вход которой подключен с(>(: (>съств"ею(цел(J инф01>мационному входу ус-р.>йства, В!.Орс(1 вход подключеи к выходу аналогового преобразователя, а выход су,:; HHeH c первым управляющим вхОдом блока

ВОЗ Веде и и я B це.((у ю степе!!ь, второй и т1>етий уира Вл я к>(((.ие Входы которого подкл >Оч е ны к

Выхода м двух !Ялалц1их вазрядов регистра адрЕС(!., К)!Г((Е рл:B(((((»(ИЫЕ ВХОДЫ ЯОДКЛЮЧЕИЫ К

Выходам cOQiBBI BTBó!Ощих усилителей считыва-! Яя, а - - -"ых0 ь. "".Оедияе((ы с иерВОЙ группой ьходов схел ы 01.:Вяеиия колов, вторая группа (0 (0p0(! И0дкл(0 (ена K BTOpoH группе

Вы>(OI GB PB(1(0(PB BJ(1>еса„а Bb!xoJ), соединен с яев!(ым у()1)()(i>1 Bio(1) ((л) ВЯОДОМ Олока ((звлечения

l кор(!я, ьгсрой и ретий у!11>авля)ощие входы ((Оторо)О подключены K Выхочам двух младгиях

PВзРЯаОВ О:- истРВ а>ДР. са, ии(1)ОР )B(),H(>)))lb)B

В>(Оды !!Од.л.",.Яепы к Выходам соогве(ствующих ! с>1:(ителей читыва((яя B В):!ходы через )р(айти() бл О 1(ключей i! }> 6 3 р!, 11 1 (.! х 0 01! р О(и В л с 1 (и и со(. д ияе(!ы с соотве(етву;0(цим Выходом устройства.

1(Ооь(е т(>ГО, .О!(Оi(ВОзведе11ЯЯ В це.()у(0 c!B() Hü и

I ,"."Яок ((зв(ечеи(!я «О>!!я каждый содержит ре1 гистр, де(((1((рра !0)0, алел(сиги 11 и 11ЛИ, схел(у (Я)1)еделеl(HH 1(B!!00 B ti(. k!Hß (!рпра(цепня и ревер0:!Вяый с«ет)ик., выходы i;0!0poio соединены с

Выходамн блока., информационные Входы !В>го

; 0 "0 1(! PBg г.ц (Bg) С B y (0 ((((((Э >(ЕЛ!Е(! i b) И 5(OJ(КЛ:(. (ЕНИЫЕ друГИл(5! ВХОДВМИ К СООТВЕТСтауЮ !

>H! i ВыхО,(ам д" (!!!!(01>атора, соединены 00 h>(u" да ми элемента ИЛ1 "1, Вы хо>11, ХO(opo(-0 через (100,)е((ОВ(! (ел(.и0 <.(>Вдя!(си!!ые 000Т(50(сг((у(О(цие

dJ10. ЯBHT а, !(О„ (к 1!0 1еi(B(:Hl д1>У(!1л(!эхОДОМ

1(е1>ВОМУ ()P(i))J!H(01((k. мУ ВходУ Ое!Ок((, (i схемУ

Опг>ед(леияя направления приращения, подклад чеипую двумя другими !>ходами к0 Второму и тйе гьему у!!;>(! Вл я(0!!)им Входам 6((ока, соединен (О B "iодом pBBc p(. ((B(((kl 0 Oчег )ика, d ИВ(ходы регистры соед)5(((.()ь(с0 Входами дешифратора.

11а 1>!(г. 1 (!ре>1(гг(!В !с((а блок-схема устрсй.."1.(5(1 kk(!3(!(>Я(:!Ii;(ii,д роб>н Ы) степ(.1(ь, HB фиг. 2— !

k,10к-, Х „)а (!.101;015 воз((с;, iI(1!! В це. l >00 г(е()е(!ь

)Л ",.11!1)! К! l) k; il, У(TР0йств(> (ф((г. 1) 0J)Qржит Gl(OK 1 памят). приращений, разделенный по разрядам на трн эоны 1„1., 1, в первой кэ которых 1! за()Hcаны,приращения функций-извлечения корня, во второй 1> — )>риран(ения нелинейных функций и в третьей 1 — приращения степенных функций, регистр 2 гдреса, цифро-аналоговый преобразователь 3, усилители 4 считывания, разде ленные по разрядам на группы 4ь 4ь 45 в соответствии с зонами блока памяти приращений 1, элементы И 5(и 5 схемы 6! н 6 определения направления приращения, реверсивные счетчики 7 1 и 7, блоки 8„ 8 H 8, ключей и разрядных сопротивлений схемы 9(, 9 н

9з сравнения, схему Il0 сравнения кодов, блок

11 извлечения корня и блок 12 возведения в цеМ лую степень, информационные входы 13 устройства, выходы 14 устройства и вход 15 тактовых импульсов устройства.

Блоки 12 возведения в целую степень и

11 извлечения корня (фнг 2j содержат регистр

16, дец)нфратор 17, элементы И 181, 18 ... 18)g элемент ИЛИ 19, элемент И 20, схему 21 определения направления приращения, реверсивный счетчик 22, информационные входы 23 блока, первый, второй и третий управля)ошне входы

24, 25 н 26 блока и выходы 27 блока.

Работает устройство следующим образом, Устройство позволяет реализовать нелинейные зависимости, приращения которых для. рав.ных интервалов независимой переменной записаны в разрядах второй зоны 1 блока 1 памяти приращений. Начальные значения функ"Е ций !(Х ) для заданных значений аргументов хо наносятся В реверсивиые счетчики 71, 7 и

22, а текущие значения Функций 1(х) получаются в тех >ке ВТНННВх путем добавления приращений функций к содер>кимому реверсивных счетчиков 7„7, и 22 в режиме слежения за изменен!(Вм зиаче((ий. аргументов х.

Значения .p(>iментов x„-задаются иа информацио(гиые Входы 13 устройства и ™Остуяа!от на входы схем сра(н(сиия 91, 9 и 9q. Пусть, например, В Одном (!з разрядов блока памяти прира)к) щений второй зоны 1 записаны приращения функций 1п(х), а Выход этого разряда через усилитель 4 считывания второй группы ссадипеи с выходом элемента И 5!. Тогда для реализации функций 1Я(х!) необходимо подать значение аргумента х; на вход схемы 9, сравнения, На вход 15 тактовых импульсов устройства ((ocTy)iaeг так"0)1Я>1 частота и регистр 2 адреса работает В ре.:;::Яме счета тактовых импульсов.

3 соотВ.,*.Tc(uH« ". изменением кода в регистре

2 адреса производится Выбор соответствующей

«@ ячейки блока 1 (iB;1»TH приращений и изменес иие напряжен.!я ((а (!»(>(OJ5«v(5(>po-BHBJ)o)OBOE!> преобразова !.еля 3, которое сравнивается на схеме 9э сравпe! iHH с аналоговой Величиной >)f .

В моме)н cpав)ге1(èH Откр)лвается зле>(унт

И ",1 и содержимое соответствующего разряда, В котором записан!» Ириращеи()я функции

1пх,) --той ячейки блока 1 пал(яти приращений второй зоны 1,)п>сту Вет иа вход схемьг опредеJ5BHH() на ()Р)(В>(!.)!)(Я (!Ри РИ1ц(. (1ия 6 „кг)т01 а>(H! . пропускает прпращеиия функции па вход реяерсивног0 (!" i !((к(1 7,, если значение веля I÷

:,".-.читания реверсианогс: .::-. чика 71,. Осли эна-)еыц: величины х> соот)(!2) -твенно увеличилось i!<< уы;. .Ньш!..1(РСЬ.,Ц)1)(". ". -ч о" ы в "чть )fdправление изменения пр)!ращ:.. .Ии)з ар!","Иенп», . ОстатОчно проанализирова ь изменен!Не состо1)иия двух младших разрядоа регистра (Р адреса.. . разрядах.блока t памяти прнра(цений 3 f и >@ третьей I ff эоны, соединенных через усилители

4, и 4 считывания первой и третьей группы с информациоинымн входамн ..РЗ блока >1 извлечения корнЯ и блока )2 воэведеииЯ в целую степень Записаны приращения функций извле. чения корня (у х<, 9)(, ... 1 и приращения 35 ,тепеиных функций "". хз„.„> соответственно., !я реалиэап)f)f функции возведения в степень

i"

f(x)(х<(-, ар) умент которой <х Подается на

-..>(Од, схемы 9, сравнения, иеобход!!мо в регнст- жВ

i6 блока 12 иоэыдеl! flи (:: целую степень и

:ало(<)) !) изиде !еиии t;(p((ч :.: ..:;-(ть с<5 ",гветсз с,12(;-,, !<,;У)ы н (шказа.! ..:: ...:,:::-. В соО! ветс Bии с заданн(-и! И<)(< .: г!,л())! с)r",ÉÎHè

Открывгиотся элемент )1 f(и блоке 12 вози.::Рс)()!и в целу(о с!еие((!. и =-лемеит "1) 18 в я((о.!:.", 1 j нэ))л "!е!!Н)1 l о(и!)1 и п(2(;изводится выбор степан!(О(1 фуи(<ии-," <(,.;!Иц(((1 извлечен и)1 к(Р )ия,/ х. !L <Р! ((гм !) (2 <(l Ijc.)IB!f()(21 (.четчике ч —.

22 бЛОКа М ВОЭ

".2 и!<1! Г(л! (ь(!тl.си код (!iy!2 (<ци и х, ко! о!) ы и иа я(< ..; . е )0 сpl!!!I!!. )(t!! t«>:l,t!< Ораь!!Нв)(;.Сс» с кодом ! Нс! Р(! . Р f)j

;сг а(<а<()(((!2((!(.с;! !i>!!, фуl!!О!и:1 ",. <1 ., аиаЛогО:, à;.. веди ги()з )и). 1)ой с !<С(х<Рда блока 8g клк)чей е 5 и ) )) (.", lf л х <: (2! l! о! (!!! 1<."! (! и i .>i . т y! а! и а и ы х 0 д

1 у(. 1 ji<)!! с.t ua.

Ь стр< i< l l!() i!!J ii И и((с н!1ал(н ()Е!.ЛИ ИСИ!)! I.ЭУ(0f (! !; Ii t И i,i . -i !!t, !

i ущ)ойcт(!Ом фу и f< ц! l и i !2! < )к . . 1 ip àäñãà Иле!Иы как

В !Ич(!е ((и

"(2(I !5<РТИ|!Л Е tf)f li

"» :.Ни(<О-эконо(<иif (I

21л(" ° .е Ик (<НH !>l!(! <1(2 <и<Р,((<)ет во! Ир(5изво кРОм<: 1! Р()!Не!(НИ(5 Фун <ц"! и Фуикц 1! возведения в цел fl!! степень и иэвле (ения корНЯ„BpffpB

ПОКаэатЕЛЕМ СТЕПЕНИ,. Прпчв(1 ЕСЛИ В бЛОКЕ Памяти приращений эаии«а!<ы приращения для

Р функций и(5эведе ии в целую степень и

Q функции извлечения нория, ТО число функций с дробленными по(<1(затсл5(ми степени определя- т; я в < и, «!; t !

ФОР,<(дле (эпс. " 2 - - ""::-

Устройство возведения в дробную с.епень, содержащее блок возведения в целую степень„блок извлечения корня н регистр адреса, Вход КОТО()(5ГО подключен КО входy тактОВых им.!ульсов устройства, первая группа выходов СО -.. f)<иена со входами блока памяти приращений, а вторая группа выходов соедичена со входами цифро-аналогового преобразователя, выход которого соединен с первыми входами двух схем сравнения, вторые входы которых подключены к информационным входам устройства, выходы блока памяти. приращений соединены со входами соответствующих усилителей считывания, выходы двух иэ которых соединены с первымн входами соответствующих элементов И, вторые входы которых подключены к выходам соОтветс.(вующих схем сравнения, а выходы через соотне)сгву(ощие цепочки последовательно соединенных схем определении направления прирагцеиий, подключенных двумя другими входа ми к <)ыходам двух младших разрядов регистра адреса, реиерсивных счетчиков и блоко() ключей и разрядных сопротивлений соединены с соответствующими выходами устройства, orJI(fчающееея тем, что, с целью расширения функциональных воэможностей, оно содержит схему (.pa)if«.IIfffI кодов, третий блок ключей и разрядных сопротивлений и третью схему сравнения, первый вход которой подкл(очен к соответствующему информационному входу устройства„ второй вход подключен к выходу цифро-аналогового преобразователя, а выход (:(5e jf)f »e» с первым уиравля(ощим входом блоки возведения в целую степень, второй и третий управл5)!(Ргц(<е входы которого подключены к выходам двух младших разрядов регист()а адреса, информационные входы подключены к выходам соотьетству(ощнх усилителей считывания,"а выходы соединен),i со входами первой группы входов схемы сравнения кодов, входы второй группы иходои которой подключены к выходам второй группы выходов регистра адреса, а выход соединен с первым управляющим входом блока извлечения корня, второй и третий управляющие входы которого подключены к выходам двух младших разрядов регистра адреса, информационные входы подключены к выходам соответствующих усилителей считывания. аъыходы через третий блок ключей и разрядных сопротивлений соединены с соответствующим выходом устройства..

2. Устройство по и. 1, огличаюи(ееея тем, что блок возведения в целую степень и блок извлечения корня каждый содержит регистр,,дешифратор, элементы И и ИЛИ, схему определения иаг(равления приращения и реиерснвный счетчик, выходы которого соединены с выходами блока, информационные B)

ИЛИ, выход которого через последовательно соединенные соответст))у)<5(цие элемсн f И, иодклх)чениый другим )

Ума 2

Фиг.!

Составитель Г. Сорокина

Техред О. Луговая Корректор A. Гриценко

Тираж 826 Подписное

Редактор Трусов

Заказ !40/44

1(НИИПИ Государственного комигега Сове в Министров СССР

II0 делам изобретений и открья.ий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал П!!!! «Г!атент», > . .Ужгироп, ул П1ии ктная, 4 щему входу блока, и схему, определения направления приращения, подключенную двумя другими входами ко второму и третьему управляющим входам блока, соединен со входом реверсивного счетчика, а выходы регистра соединены со входами дешифратора, Источники информации, принятые во внимание при экспертизе:

1, Авторское свидетельство СССР № 285362, кл. G 06 D 7/20, 1970.

2, Ламин E. И, О рациональном построении связей ЗУ на магнитном барабане с АВМ, «Вопросы радиоэлектроники», серия Уп, вып. 2

1965.

3. Авторское свидетельство СССР № 333566, кл, G 06 d 7/26, G 06 j 1/00, 1971.