Преоразователь аналог-временной интервал
ОПИСАНИЕ
ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Союз Советских
Социалистических
Республик ( 2 (51) М. Кл. Н 03 К 13/17 (23) Приоритет Гооударотввклый комнтвт Совета Нкннотроо GCCP ко делам кзобрвтвлкй к открытой (53) УДК 681.325 (088.S) (43) Опубликовано 250378. Бюллетень ¹ 11 (45) Дата опубликования описания 250278 (72) Автор изобретения Т.М.Трокашвили (71) Заявитель {54) ПРЕОБРАЗОВАТЕЛЬ АНАЛОГ-ВРЕМЕННОЙ ИНТЕРВАЛ Изобретение относится к устройствам вычислительной техники-и может быть использовано- в множительно-делительных устройствах, построенных на принципе время-импульсного преоб- 5 раэования. Известны устройства, в которых используется преобразование аналогового напряжения во временной интервал для выполнения операций умножения — деле- 10 ния (1) . Эти устройства схемно достаточно сложны в случае, если требуется преобразование двухполярных сигналов. Известен преобразователь аналог- 15 временной интервал, содержащий аналоговый ключ, подключенный к первому входу схемы сравнения, второй вход которой подключен к выходу интегратора, вход которого соединен с выхо- 20 дом основного компаратора(2) . Однако этй устройства нельзя использовать при работЕ с двухполярны- ми напряжениями делимого и делителя. Цель изобретения — расширение функ25 циональных возможностей преобразования путем преобразования результата деления двухполярных сигналов. Указанная цель достигается тем, что в преобразователь аналог-временной интервал, содержащий аналоговый ключ, подключенный к первому входу схемы сравнения, второй вход которой подключен к выходу интегратора, вход которого соединен с выходом основного компаратора, введены две схемы учета знака, каждая из которых содержит компаратор, четыре диода и два резистора, причем к каждому выходу компаратора через диод подключен второй диод и резистор, компаратор первой схемы учета знака входом связан с входом аналогового ключа, вторыми диодами - с его управляющим входам, компаратор второй схемы учета знака подключен входом к входу основного компаратора, вторыми диодами - к его управляющему входу, а резисторы в выходных цепях компараторов обеих схем учета знака подключены к соответствующим выходам схемы сравнения. На чертеже представлена структурная схема преобразователя. Устройство содержит аналоговый ключ 1, схему сравнения 2, основной компаратор 3, интегратор 4, две схемы 5 учета знака, первая иэ которых содержит компаратор б, вторая — компаратор 7, диоды 8-15 и резисторы 16-19 соответственно. Устройство работает следующим образом. При поступлении на вход делимого (ключ 1) и делителя (компаратор 3) аналоговых напряжений Х и Z соответственно, напряжение Z интегрируется на интеграторе 4 и поступает на вход схемы сравнения. После момента равенства величин. Х и Zt, т.е. Х - Zt = О, ключ 1 отключает напряжение Х, и интегратор 4 начинает компенсировать напряжение .Zt . При достижении значения -Z< = О ключ 1 включает напряжения X,,и на интеграторе 4 вновь интегрируется напряжение .7. до момента, когда Zt =- Х, затем весь описанный процесс повторяется. Для обеспечения работы устройства в четырех квадрантах величины Х и Zt должны иметь противоположные знаки, что обусловливает необходимость ,организации отрицательной обратнойсвязи относительно X с выхода интегратора 4 независимо от знака делителя При положительных сигналах на входах схемы сравнения 2 и компараторов 3, 6 и 7 они устанавливаются в состояние 1, а ключ 1 открыт, если на его управляющий вход подается сигнал е 30 9 I 1. При Х > О и .Z ).0, если ключ 1 закрыт, то на выходе интегратора 4 > О, схема сравнения 2 и компаратор 3 находятся в состоянии 1, а интегратор 4 компенсирует напряжение Е > 0. Когда Z4 О, схема сравнения 2 переходит в состояние О, ключ 1 открывается и начинается процесс сравнения найряжения .Х с напряжением ZtПосле выполнения условия Х +Zt = О схема сравнения 2 и компаратор 3 переходят в состояние 1, ключ 1 закрывается и интегратор 4 вновь начинает компенсировать напряжение Zt процесс приобретает циклический характер, а на выходе схемы сравнения 2 генерируются прямоугольные импульсы с длительностью Таким образом, при )(> О управление ключом 1 осуществляется со схемы сравнения 2 через диод 10 (диод 11 заперт); при Z. > О управление компаратором 3 осуществляется компаратором 7 через диод 14 (диод 15 заперт). 2. При Х > О и Z » 0, если ключ 1 заперт, то напряжение на выходе интегратора 4 Zt < О, и схемы сравнения 2 и компаратор 3 находятся в состоянии 01, интегратор 4 компенсирует напряжение Zt . После выполнения равенства 2 О схема сравнения 2 переходит в состояние 1, ключ 1 от5 крывается, и начинается процесс сравнения напряжений . Х < О и Zt > О, после равенства которых схема сравнения 2 и компаратор 3 переходят в состояние 0, ключ 1 закрывается, начинается компенсация напряжения на выходе интегратора 4, и далее весь процесс повторяется. В этом случае управление ключом 1 с выхода схемы сравнения 2 осуществля15 ется через диод ll (диод 10 заперт). 3. При Х > О и Z > О управление ключом 1 осуществляется с выхода схемя сравнения 2 через диод 10 {диод ll заперт), а управление компаратором 3 ЯО с выхода компаратора 7 - через диод 15 (диод 14 заперт). 4. При X > 0 и 7 ) О управление ключом 1 осуществляется с выхода схемы сравнения 2 через диод ll а управление компаратором 3 с выхода компаратора 7 — через диод 15. Формула изобретения Преобразователь аналог-временной ЗО интервал, содержащий аналоговый ключ, подключенный к первому входу схемы сравнения, второй вход которой подключен к выходу интегратора, вход которого соединен с выходом основного 35 компаратора, отличающийся тем, что, с целью расширения функциональных возможностей путем преобразования результата деления двухполярных сигналов, в него введены две схемы учета знака, каждая иэ которых содержит компаратор, четыре диода и два резистора, причем к каждому выходу компаратора через диод подключены второй диод и резистор, компаратор первой схемы учета знака входом связан с входом аналогового ключа, вторыми диодами — с его управляющим входом, компаратор второй схемы учета знака подключен входом к входу основного компаратора, вторыми диодами — к его 6О управляющему входу, а резисторы в выходных цепях компараторов обеих схем учета знака подключены к соответствующим выходам схемы сравнения. Источники информации, принятые во 56 вниманиЕ при экспертизе: 1. Патент Японии У 48-18669, кл. 97(8)812, 07.06..73. 2. Авторское свидетельство СССР Р 464969, кл. Н 03 Е 13/17, 25.03.75. I a ! 1 Составитель В.Новицкий Редакто T.Èâàíîâà Тех ед Е.Давидович Кор ектор Н.Ковалева Закаэ 1431/43 Тираж 1086 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий 113035 Москва Ж-35 Раушская наб. . 4 5 Филиал ППП Патент, г. Ужгород, ул. Проектная, 4
