Устройство для суммирования п-разрядных чисел

 

Союз Советсник

Соцмалмстмчесюа рес ублнк

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДВТИЛЬСТВУ (11) +01691 (6а}Дополнительное к авт. свнд-ву2 (51) М. Кл.

Ст 06 V7/385. (Я2} Заявлен (08.02,73 (2ц1883495/24 с присоединением заявки ¹

Гвударатваккыа каматат

Вааата Мкккатраа СССР аа диан каааратакаа а вткрнткй (23) Приоритет (43) ОпубликованООб.п4.78.бюллетень № 13 (Я) УДК681 325 5 (OBB.B) (4б) Дата опубликования описания 13.03.78

В. П. Боюн, Б. Н. Малиновский и А. В. Писарский (ТЯ) Авторы изобретения (T l) Заявитель

Ордена Ленина институт кибернетики АН УССР

f 54) УСТРОЙСТВО ДЛЯ СУММИРОВАНИЯ

И- РАЗРЯДНЫХ ЧИСЕЛ

Изобретение относится к области цифровой .. вьтчислитеР ьной техники и может быть использовано для быстрого суммирования большого количества слагаемых.

Известно устройство, содержащее блок управления н двумерную итеративную мат-. рицу идентичных ячеек, каждая иэ которых содержит логические и запоминающие элементы и связана. несколькими шинами с непосредственно црилегаюшнми к ней ячей- 1О ками 11» . Это устройство имеет- следующие недостатки: †., низкое быстродействие при сложении

И; -Разрядных чисел массива за счет распространения переносов в строках матри- р цы: — большое количество оборудования при суммировании большого количества чисел.

Известно также устройство для сумми- йо рования, содержащее сумматор, систему параллельных комбинационных счетчиков, группы вентилей и схему управления (2 J .

Это устройство имеет следующие недостатки: 2S

-нерегулярность структуры системы па

:,раллельных комбинационных счетчиков, что усложняет реализацию устройства на БИС;

- большой объем аппаратурных затрат при суммировании большого количества чисел;

- низкое быстродействие эа счет задержки информации в многокаскадных комбинационных схемах.

Наиболее близким техническим решением к данному предложению является устройство для суммирования tt -разрядных чисел, содержащее сумматор, блок управления, тт . входных злементов И, первые входы которых соединены с первым выходом блока управления, счетчики и элементы "И" (3 .

Недостатками этого устройства являются:

- низкое быстродействие при сложении тт -разрядных чисел массива за счет времени, затрачиваемого на распространение переносов; — нерегулярность структуры быстродействующих сумматоров из- м неоднородностей связей между разрядами, что затрудняет их

601891

3 реализапию в чще больших интегральных схем.

Белью данного изобретения является повышение быстродей ствия устройства.

Эта дель достигается тем, что выход каждого 4 -го (1 = i.-h() входного элемента И" соединен со счетным входом 4 -грсчетчика„выход каждого j -го (2-Ж, гдеМ ЬЯ К< количество суммируемых чисел) разряда каждого -ro счетчика (= 1 - 1О

-(й- Е) .(соединен через соответствующий элемент "И с установочным входомДС()-r.o разряда (j +.1)-го счетчика, выход млад— шего разряда каждого а -го счетчика соединен через соответствующий элемент ag

Э Г"И со входом i -го разряда, сумматора, выход каждого -го () =1. М ) разряда

И -го счетчика соединен через соответствующий элемент "И" со входом () 4--И- j. )-vo разряда, сумматора, другие входы всех эле- 26 ментов H" соединень со вторым входом бло-, ка управления, который также подключен к установочным входам всех разрядов пелвыго счетчика и старшего разряда каждого " -го счетчика. УЬ

Схема предлагаемого устройства приведе-., на на чертеже н1! содержит сумматор 1, П счетчиков 2, и групп элементов «И«3, входные элементы «И . 4йблок5 управления

Разрядность советчиков 2 и количество eg элементов И" 3 в каждой группе равно

Вй Pop К где К .-.количество. суммируемых чисел. Входы 6 устройства через входные элементы И 4 соединены со счетными входами счетчиков,2. Другие входы 35 элементов «И 4 соединены .с первым выходом 7 блока управления 8. Выход каждого . ГО (т 3 ф ) разряда N Do счетчика 2 соединен через соответствую ший элемент И" 3 со входом Ц s н- 4 )-го 44 разряда сумматора 1. Выход канц ого j -го (t "<- W ) разряда каждого 3 -го

t3-1(й-1) счег3ика 2 соединен через соответствуюшяй элемент И" 3 с установочным входом () -1)-го разряда..(> +1) го 45 счетчик& 2, а Выход младшего разряда каждого t -го счетчика 2 соединен через соответствующий элемент "И" 3 со входом

4 -го младшего разряда сумматора 1, а второй выход 8 блока 5 управления соеди- ЬО неи со входами элементов "И" 3 и, установоч-i ными входами всех разрядов первого счетчи-, ка 2 и старшего разряда f -го (3 =2- rf ) счетчика.

Рассмотрим работу устройства при сум- И мировании К Ю -разрядных чисел. Одновременно с запуском по входу 9 блока. управления 5 на входы 6 подаются коды

П -разрядных чисел массива, которые по разрешающему сигналу на входе 7 блока 6Î управления 5 через входные элементы И

4 поступаюп на счетные входы счетчиков 2

С частотой 4 = ф,„И -время срабатывания,триггера > "Это возможно потому, что в счетчике, в отличие от сумматора, нет необходимости ожидать окончания распространения переноса в режиме непрерывного счета.

При окончании .фсуммирования одноименных разрядов чисел массива в соответствующих счетчиках 2 и установление всех переходных продессов блок управления 5 снимает разрешающий сигнал с первого выхода 7 и выдает разрешающий сигнал со второго выхода 8 на управлякидие входы всех элементов "И" 3, установочные входы старших разрядов всех счетчиков 2 и установочные входы первого счетчика 2 в соответствии с которым:

% - разрядный код суммь одноименных разрядов чисел массива из И -го счетчика

2 через элементы "И 3 подается на первые Ю входов 1Î сумматора 1; содержимое младших разрядов всех остальных счетчиков 2 подается на остальные t ВХОды: 1О (М «1 )- ГО разряда сум

«

" ма Гора 1;

®Разрядные коды сумм одноименных . разрядов чисел массива всех счетчйков 2, следующих за 6 — & счетчиком 2, через соответствующие элементы И" 3 передается в соседние счетчики 2 со сдвигом на

Один РазРЯД BBPQBQ;

- старшие разряды всах сяетчиков 2 и все разряды первого счетчика 2 устанавли- ваются в нулевое состояние.

Сигналы со второго выхода 8 блока 5. управления подаются на управляюшие входы всех элементов И" 3» на установочные входы старших раз рядов всехсчетчиков 2 и установочные входы пер вого счетчика 2 раз с интервалом В (Ф вЂ” время сложения) . Результат суммирования содержимого счетчика 2, зафиксированный в сумматоре, будет .суммой

--разрядных чисел массива.

Время суммирования К И -разрядных чисел массива в описанном устройстве можно представить формулой: т =(a-1) с, + (v-Цt

Технико-экономическая эффективность от применения системы счетчиков и их новых связей с сумматором при суммировании Кразрядных чисел массива заключается в повышении быстродействия и может быть охарактеризована отношением: т (к-1)«(v-й) с

601691

Например, для случая К =1000, И =30 и где В - задержка переноса в одном разряде сумматора Й„- длительность импульса; - время задержки нарастания фронта щ на выходе схемы Й,иолучим выигрыш по быстродействию для предлагаемого устройства по сравнению:

- сумматором с последовательным переносом 15

19 раз;

- сумматором со сквозным переносом

Я =9 раз;

- сумматор с частично-групповым переносом при числе групп равным шести 20

Я 6 раэ;

- сумматор с параллельным переносом

Q = 3,34 4,5 раэ.

Кроме существенного выигрыша по быстродействию, предлагаемое устройство имеет И

:более регулярную структуру, чем быстродействующие.сумматоры, что облегчает его реа .лизаФпа на" БИС.

Формула изобретения.

Устройство для суммирования tf .-разряд-30 ных чисел, содержащее сумматор, блок управления, п входных элементов И, пер вые вхсаы которых. соединены с первым выходом блока управления, счетчики и элементы И",отличающееся тем,что, с целью повышения быстродействия выход

°" каждого 1 -го (4 k-8 ) входного элемента "И" соединен со счетным входом < -го счетчика выход каждого J го (= з где и1 о К, к — количество суммнруемых чисел) разряда, каждого 1 -го((1-(и-Ц» счетчика соединен через соответствующий элемент "И" с установочным входом () -1)-ro разряда (4 + 1)-ro счетчйка, выход, младшего разряда каждого 3 -го счетчика соединен через соответствующий элемент

"И" со входом i -го разряда сумматора, выход каждого j -го (j = <- Ч ) разряда ц -го счетчика соединен через соответствующий элемент "И со входом (jt И -J.)-го разряда сумматора, другие входы всех эле-.ментов И" соединены со вторым выходом блока управления, который также подключен к устайовочным, входам всех разрядов первого счетчика и старшего разряда каждого

<;го счетчика. :";

Источники информации, принятые во внимание при экспертизе:

1. Экспресс-информация, ВТ, Л . 2, 1971, с. 17-40.

2. Гаврилов Ю. р. и др, "Арифметические устройства быстродействующих ЗИВА", И., Сов. радио, 1970, с. 157-163.

3. Хетагуров Я. Л. и др. "Основы инженерного проектирования УПВМ", N., Сов, рацио", ..1972, с. 85-105.

601 691

Составитель 0 Майоров

Редактор А. Зиньковский Текред 3. Фанта Корректор А. Лакида

Заказ 1655/7 Тираж 836 Подписное

ЦНИИПИ Государственного комитета Сонета Министров СССР по делам изобретений и открытий

113035, Москва, -35 Раушскаи наб., д. 4/б филиал ППП Патент, r. Ужгород, ул. Проектнаи, 4

Устройство для суммирования п-разрядных чисел Устройство для суммирования п-разрядных чисел Устройство для суммирования п-разрядных чисел Устройство для суммирования п-разрядных чисел 

 

Похожие патенты:

Изобретение относится к вычислительной технике и предназначено для регистрации и контроля входных параметров, а именно, параметров полета летательного аппарата

Изобретение относится к вычислительной технике и, в частности, к архитектурам перестраиваемых матричных процессорных СБИС, использующих структурную перестройку (реконфигурацию), т.е

Изобретение относится к электроизмерениям, автоматике, импульсной, преобразовательной и др.технике и может быть использовано в качестве многофункционального устройства, например, сравнение фаз или напряжений, или длительностей, или формирователей в интегральном исполнении

Изобретение относится к вычислительной технике и может быть использовано при построении средств коммутации мультипроцессорных систем, абонентских систем связи с децентрализованным управлением, коммутационных средств параллельного обмена информацией в измерительных системах

Изобретение относится к цифровой связи и может быть использовано в выделителях канальных цифровых сигналов для поеобразования структуры двоичной комбинации сжатием выделяемых символов

Изобретение относится к вычислительной технике и может быть использовано при построении средств коммутации специализированных мультипроцессорных вычислительных систем, микроконтроллерных сетей и средств параллельного обмена информацией в измерительных системах

Изобретение относится к области структурного распознавания образцов и может быть использовано в автоматизированных системах оперативной диагностики технического и функционального состояний многопараметрического объекта по данным измерительной информации, а также в системах идентификации, распознавания, контроля и диагностики технического и функционального состояния изделий авиационной и космической промышленности, энергетике, магистральных трубопроводов и т.п

Изобретение относится к вычислительной технике и преимущественно может найти применение при автоматизированном составлении расписаний работы детерминированных систем конвейерного типа, широко используемых в настоящее время на производстве, транспорте, учебном процессе, военной области, науке, например статистическом моделировании (по методу Монте-Карло), и в других областях, где технологические процессы представляют собой конвейерные системы

Изобретение относится к области вычислительной техники и техники передачи дискретной информации

Изобретение относится к области вычислительной техники и техники передачи дискретной информации
Наверх