Устройство для возведения в квадрат

 

О П И С А Н И Е (11)8061м

ИЗОБРЕТЕНИЯ

Сеюа Сееетсеа

Социалмстмцесяня

Респубпмк

К. АВТОРСКОМУ СВИДЕТВЛЬСТВУ (61) Допалнительное к а.вт. свид-ву (5!) g. Ka.

С 06 Р 7/38 (22) Заявлено 15.09.75 (21) 2l 72080/18-24 с присоединением заявки Ж(23) Приоритет(43) Опубликовано 05.05.78рюллетень № Х7 (45) Дата опубликования описания Р.o). ®

Гюаударатввнный намнтат

Саввта Мнннатраа СССР аа данам нзабретаннй н атнрнтнй (Я) УДК 681.327 (088.8) В. И, Жабин, В. И. Корнейчук,:Г. Н. Корниенко и В, П. Тарасенко (72) Авторы изобретения

Киевский ордена Ленина пижитекнический институт им. 50петия Октябрьской. сойиалкстической революции (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ВОЗВЕДЕНИЯ В КВАДРА Г

Иэобретенне относится к области цифровой вичислительной техники н может быть нсяользовано в вычислительных машинах, вычислительных средах, арифметических устройствах блочного типа н в специализированных вычнслнтелях, построенных на интегральных схемах.

Известно устройство для возведения в квадрат (I), содержащее сумматор, сдвнговый регнстр, регистр квадрата, логические элементы прнема н выдачи информации.

Недостаток этого устройства в низком быстродействии, большом объеме аппаратуры н невозможности использования в вычислительных средах.

Известно также наиболее близкое по техннческой сущности устройство (2j,. содержащее (и + 4)-разрядный сумматор, (и + 3)-раз- @ рядный регистр квадрата числа, ннформацнонные входы которого соединены с выходами (n + 2)-х младших разрядов сумматора, а выходы регистра квадрата числа соединены со входами первого слагаемого сумматора, регнстр основання, два элемента И, выходы ко- то торых подключены к управляющим входам регнстра основання, первые входы элементов И подключены к тактирующей шине, а вторые входы к шинам информационных входных сигналов, два триггера, выходы которых подключены к шинам выходных сигналов, тактирую2 щне входы триггеров подключены к тактнрующей шнне н к тактирующему входу регистра квадрата числа.

Недостатком этого устройства является невысокое быстродействие прн поразрядном вводе информации.

Цель изобретения в повышении быстродействня.

Это достигается тем, что устройство содержнт блок сдвига, выходы которого подключены ко входам второго слагаемого сумматора, два выхода старшего разряда которого соединены с информацнонными входами двух триггеров, управляющий вход блока сдвига соединен с шиной управляющего сигнала н с управляющнм входом регистра основания, ннформационные входы которого соедннены с выходами двух элементов И н со входами двух младшнх разрядов блока сдвига, остальные ннформацнонные входы которого соедннены с выходами регистра основания.

Это позволяет повысить быстродействие устройства, путем формирования разрядов результата до поступлення всех разрядов операндов.

На чертеже нзображена функциональная схема устройства для возведения в квадрат, Устройство содержит (п + 3) -разрядный регистр квадрата числа (и-разрядность кощенная двоичная система счисления с цифрами 0,1 и 2. Устройство реализует следующие соотношеия:

Х„=О, К>— — = 0

N; =2R, +2 Х;, Х;+2З Х;

= EItt (iN;), R; = Rest (N;) где i = 1, и + 3; n — разрядность Х,, — код

Х представленный i — 1 старшим разрядами;

N; и R„— вспомогательные переменные; Х;, У;с(0,1,2, цифры Х и Y; Ent (N;) и Rest (N,)—

1О соответственно целая и дробная часть числа N;.

1Лифры Х, = 1, Х; = 2 представляются единичными сигналами соответственно на шинах 10 и 9 информационных входных сигналов. Отсутствию сигналов на шинах 9 и 10

Is соответствует значение Х; = О.

В исходном состоянии триггеры 7 и 8, регистр 1 квадрата числа и регистр 3 основания установлены в нулевое состояние, а в сдвигаюшем регистре, входящем в состав блока 4 сдвига, записана единица в первом разряде.

К началу каждого i-го цикла в сдвигавшем регистре, входяшем в состав блока 4 сдвига, записана единица в i-м разряде и, следовательно, выходы регистра 3 основания подключены через блок 4 сдвига ко входам сумматора 2 со сдвигом влево (в сторону старших разрядов) на и — i разрядов. В регистре 3 основания, младший (первый) разряд которого имеет вес 2 " записан код

2 " -Х, „ а в регистре 1 квадрата числа (младший разряд этого регистра имеет вес 2 "з) записан код R, Один цикл работы устройства включает два такта. В первом такте управляющий сигнал поступает на тактирующую шину 13. Если Х, = 1, то единичный сигнал присутствует на шине 10 входного информационного сигнала. В этом случае открывается элемент И 6 и сигнал с его выхода через блок 4 сдвига поступает на вход (и+ — i)-го разряда сумматора 2, имеющего вес 2 . Вместе с тем сигнал с выхода элемента И 6 осушествляет выдачу кода 2 " Х; с регистра 3 основания на входы блока 4 сдвига, который осушествляет сдвиг этого кода влево на и — i разрядов, то есть умножение на 2" . Таким образом, с выходов блока 4 сдвига на входы суммато45 ра 2 передаются код 2 Х;, + 2 . Сигнал, поступающий на тактирующую шину 13, осуществляет также выдачу кода R.; с регистра 1 квадрата числа на сумматор 2 со сдвигом на один разряд влево, что эквивалентно умножению на 2. Сумматор 2 формирует о „.од N,. := 2R., + 2-2 Х. + 2 ç- что со ответствует (1) при Х; = 1. С выхода сумматора 2 и + 3 дробных разрядов коды N представляюшие собой значение R; = — Rest (N,1 записываются в регистр квадрата числа 1. Сумма и перенос, формирующиеся в (и + 4) -м

55 разряде сумматора 2, имеют соответственно веса 2 и 2 и представляют собой двухразрядный код Y. = Еп1 (N). Этот код запи чвается в триггеры 7 и 8, которые тактп!.;. ются сигналом на шине 13. Кроме того, сн нал, с ео выхода элемента И 6 устанавливает в едини606156 з да ocHQBBIIIIH), (и — - 4)-разрядный сумматор 2, выходы (и + 3) - Y младших разрядов которого подключены к информационным входам регистра 1 квадрата числа. Выходы регистра 1 квадрата числа подключены ко входам первого слагаемого сумматора 2 со сдвигом в сторону старших разрядов на один разряд. Устройeòâî. также содержит (и + 1) разрядный регистр 3 основания, п старших разрядов которого выполнены в виде двоичного счетчика, имеющего счетный вход. Кроме этого, регистр 3 основания имеет вход установки в единицу младшего разряда, обшие для всех разрядов цепи сдвига на один разряд в сторон старших разрядов, а также цепи выдачи кода и цепи выдачи удвоенного (сдвинутого на один разряд в сторону старших разрядов) кода. В состав устройства входят также блок 4 сдвига, элементы И 5 и 6, триггеры 7 и 8. Блок 4 сдвига имеет (и+ 3) выходов, которые подключены ко входам второго .I;11 аемого сумматора 2. К первому и второму информационным входам блока 4 сдвига подключены выходы соответственно элементов И 5 и 6, а к остальным информационным входам блока 4 сдвига подключены выходы п старших разрядов регистра 3 основания.

Выход элемента И 6 подключен ко входу установки в единицу первого разряда регистра 3 основания и к цепи выдачи кода этого регистра, а к цепи выдачи удвоенного кода регистра 3 основания и к счетному входу этого регистра подключен выход элемента И 5.

Выход .: + 4) -го разряда сумматора 2 подключен к информационному входу триггера 8. а выход цепи переноса этого разряда соединен с информационным входом триггера 7. Устройство имеет информационные шины 9 и 0 входных сигналов, шины 11 и 12 выходных сигналов, а также тактируюшую шину 13 и шину 14 управляющего сигнала. Тактирующая шина 13 соединена с одним входом каждого из элементов И 5 и б, с тактирующим входом регистра 1 квадрата числа и с тактируюшими входами триггеров 7 и 8, выходы которых соединены соответственно с шинами 11 и 12 выходных сигналов. Шины 9 и 10 информационных входных сигналов соединены со входами соответственно элементов И 5 и 6, а шина 14 управляющего сигнала подключена к управляющему входу блока 4 сдвига и ко входу цепи сдвига регистра 3 основания. Регистры 1 и 3 должны быть выполнены на триггерах с внутренней задержкой. Блок 4 сдвига может быть построен на основе рядов элементов И.

Через элементы И каждого 1-ro ряда выходы регистра 3 основания подключены ко входам сумматора 2 со сдвигом на п — i разря. в в сторону старших разрядов, а выходы элементов И 5 и б подключены ко входам соответственно (и + 3 — i) -го и (п + 1 — i) -ro разрядов этого сумматора. Для управления сдвигом на различное число разрядов можно использовать, например, сдвигающий регистр, выход каждого разряда которого подключен к управляющим входам блока 4 сдвига.

Для представления основания Х и квадра1а числа У = Х применяется избыточная сме606156

Форму.га изобретения цу м Icl;IIIIHH разрял регистра 3 основания, форхгир я тсм самым кол 2 Х;, + 2 " =

=2 " - -3> . Так как триггеры 7 и 8, а также входящие в состав регистров 1 и 3, обладают вну грецией задержкой, то сигна 1 bi, соответствующие новым состояниям триггеров, появляются на их выходах после снятия сигнала с тактирующей шины 13. При этом сигнал, появляющийся на шине 12 выходного сигнала, сонг ветствуст значению Y,: = 1, а на и ипс 11-- Y,. = 2. Отсутствие сигналов на шинах 11 и !2 означает, что Y; = О.

При Х, = 2, Х ; = О отличие в выполнении первого такта состоит в следующем: если Х„- = 2, то к началу первого такта единичный сигнал присутствует на шине 9 информационного входного сигнала. В этом случае по сигналу, поступавшему на тактирующую шину 13, срабатывает элемент И 5. Сигнал с его выхода через блок 4 сдвига поступает на вход (п+3 — i) -го разряда сумматора 2, которому соответствует вес 2 Этот же сигнал поступает на цепи выдачи удвоенного кода регистра 3 основания и на выходы блока 4 сдвига выдается код 2"" . В сумматоре 2, при этом формируется код N; = 2-R,; + 2 Хгч, который соответствует выражению (1) при

Хг = 2. Сигнал с выхода элемента И 5 поступает также на счетный вход регистра 3 основания, формируя в нем код

2 "--" Х, +2 "1=2"-2"! .Х.

Если Х; = О, то элементы И 5 и 6 в первом такте не открываются, так как на шинах 9 и 10 отсутствуют единичные сигналы, при этом код на входы сумматора 2 с выходов блока 4 слвига не поступает и в сумматоре 2 формируется код N; = 2R;, что соответствует (! ) при Х, = О. Регистр 3 основания в этом случае пе изменяет своего состояния.

Во втором такте i-го цикла по сигналу, поступающему на шину 14 управляющего сигнала, осуществляется левый сдвиг на один разрял кода 2 " « .Х;,. в регистре 3 основания, а также сдвиг единицы в сдвигающем регистре, входящем в состав блока 4 сдвига.

После выполнения второго такта в регистре 4 основания записан код 2 " Сг").К,, а блок 4 сдвига настроен для работы в (i + 1)-м цикле.

На этом оканчивается один цикл вычисления.

В процессе вычисления очередные разряды результата Y формируются с запаздыванием на три цикла по отношению к разрядам операнда Х, имеющим такой же вес. Следовательно. для получения п разрядов результата после запятой необходимо выполнить и + 3

I,èêëîâ вычисления.

Так как (0,1) 6(0,1,2г, то в устройстве для

5 представления можно использовать и неизбыточный двоичный кол.

Это позволяет формировать разряд результата с задержкой на 4 цикла после ввода разряла основания, ихгеющего такой же вес, причем величина задержки не зависит от раз1О рядности операндов. При разрядной сетке и =40 быстродействие увеличивается в 10 раз.

Устройство для врзведения в квадрат, содержащее (п + 4) — разрядный сумматор, (n + 3)-разрядный регистр квадрата числа,информационные входы которого соединены с (и -,2) -мя младшими выходами сумматора, о а выходы регистра квадрата соединены с входами первого слагаемого сумматора, регистр основания, два элемента И, выхолы которых подключены к управляющим входам регистра основания, первые входы которых подключены к тактирующей шине, а вторые входы к шинам информационны.. входных сигналов, два триггера, выходы которых подключены к шинам выходных сигналов, а тактирующие вxоды триггеров подключены к шине тактирующих сигналов и к тактирующему входу регистра

30 квадрата числа, отличающееся тем, что, с целью всличения оыстролействия оно солержит блок сдвига, выходы которого подключены ко входам второго слагаемого сумматора, два выхо га старшего разряда которого соединены с информационными вхолами лвух триггеров, управляющий вход блока сдвига соединен с шиной у правл пощего сигнала и с управляющим входом регистра основания, информационные вхолы которого соединены с выходами двух элементов И и входамп двух млад40 ших разрялов блока сдвига, остальные информационные входы которого соединены с выхолами регистра основания.

Источники информации, принятые во внимание при экспертизе: !. Авторское свидетельство СССР No 364936, кл. G 06 F 7/38, !971.

2. Патент Англии М 1390052, кл. G 4 А, 09. 03. 72.

606156 и

ЦНИИПИ Государственного комитета Совета Министров СССР яо делам изобретений и. открытий! l 3035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП еПатентэ, г. У кгород, ул. Проектная, 4

Редактор И. Грусов

Заказ 24&/43

Составитель М. Аршавский .

Техред О. Луговая Корректор Н. Тупица

Тнраа 825 Подписное