Устройство для сравнения чисел, выраженных в системе остаточных классов

 

мскооЮ4 л я

ХИ т " ."* " !

О П И 6- МГЙ -"И Й

ИЗОБРЕТЕНИЯ

Союз Соеетсннх

Соцнапнстнмескнх

Республик (t l) 6081 55

К АВТОУО4ОМУ СВИДИТВЛЬСТВУ (61) Дополнительное к авт. сеид-ву— (22) Заявлеио19.01.76 (21) 2317604/18-24 (51) М. Кл.

& 06 Р 7/04 с присоединением заявки Хп(23) Приоритет

Государстаеннмй комитет

Соаота Мнннстроа СССР па делам нзобрвтеннй н открытнй (43) Опубликовано 25.05.783юллетепь _#_e 19 (45) Дата опубликования описаниями.05. VS. (53) ggg 681.325..5 (088.8) (72) Авторы изобретения

М. Г. Факторович и 30. Д. Полисский

Научно-исследовательский и опытно-конструкторский институт автоматизации черной металлургии (71) Заявитель (54 ) УСТРОЙСТВО ДЛЯ СРАВНЕНИЯ ЧИСЕЛ, ВЫРАЖЕННЫХ

В СИСТЕМЕ ОСТАТОЧНЫХ КЛАССОВ

Изобретение относится к области автоматики и вычислительной техники н может быть использовано для обработки данных в схемах автоматики и цифровых вычислительных машинах, работающих в системе остаточных классов.

Известно устройство для сравнения чисел, выраженных в системе остаточных классов, содержащее регистры, сумматоры, элементы И, ИЛИ (1).

Однако известное устройство позволяет устанавливать лишь совпадение или несовпадение чисел по величине, но не дает представления об их качественном соотношении (больше, меньше).

Наиболее близким техническим решением к изобретению является устройство, содержащее два блока преобразования, каждый из которых содержит регистр, сумматор, узел деления, группу элементов И, причем выходы узла деления и сумматора соединены с соответствующими-входами элементов ИЛИ, выходы которых подключены ко входам регистра, выходы которого соединены с соответствующими информационными входамн узла деления, сумматора и элементов И группы, элементы И, ИЛИ„распределитель импульсов, блок выбора модулей, регистр хранения модулей, причем управляю2 щие выходы сумматоров первого и второго блоков преобразования подключены соответственно к первому н второму входам первого элемента И, выход которого соединен с первыми управляющими входами узлов деления блоков

Ъ преобразования, выходы которых подключены соответственно к первому и второму входам второго элемента И, выход которого соединен с одним иэ входов первого элемента ИЛИ, другой вход которого ттодключен к шине управления, а выход — ко входу распределителя импульсов, регистр хранения модулей, выходы которого соединены со входами блока выбора модулей, выход которого подключен ко вторым управляющим входам узлов деления блоков преобразования fl)

1з Целью изобретения является упрощение уст ройства.

Это достигается тем, что устройство содержит блок сравнения. на равенство, блок сравнения и два комМутатора. Выходы регистров первого и второго блоков преобразования соединены соответственно со входами первого и второго коммутаторов, выходы которых подключены ко входам блока сравнения нз равенство, один из выходов которого соединен с первым входом блока сравнения, а другой выход — с первым входом второго элемента ИЛИ, 608155

Формула изобретекия

4»

50 выход которого соединен со вторым входом блока сравнения, третий и четвертый входы которого подключены соответственно к выходам элементов И группы первого и второго блоков преобразования, а выходы блока сравнения служат выходами устройства.

На чертеже представлена структурная схема предложенного устройства.

Устройство содержит блоки преобразования 1, 2, каждый из которых состоит из регистра 3, сумматора 4, узла деления 5, группы элементов ИЛИ 6, группы элементов И 7, элементы И 8, 9, элемент ИЛИ 10, распределитель импульсов 11, регистр 12 хранения модулей, блок 13 выбора модулей, блок сравнения l4, блок. сравнения на равенство 15, коммутаторы 16, 17, элемент ИЛИ 18..

Устройство работает следующим образом.

При включении единичный сигнал появляется на первом выходе распределителя импульсоа 1l. и поступает на вход коммутаторов 16, l 7, разрешая поступление чисел А и В в блок .,сравнения на равенство 15, Через группы элементов И 7 блоков преобразования 1 и 2 поступают остатки и„,и Д, на вычйтающие вхо ды сумматоров 4, где осуществляется вычита11ие А — а„ н  —,В„,соответственно.

В случае неполучения сигнала равенства в блоке сравнения на равенство 15, который че- . рез блок сравнения 14 запретил бы выполнение дальнейших операций (сигнал А ) В или

А (В является сигналом останова схемы), результат вычитания из сумматоров 4 перезапнсывается через группы элементов ИЛИ 6 в регистр 3, а управляющий сигнал «обнуления» с выхода сумматора 4 через элемент И.9 поступает на разрешающий вход узла дел ения

5, разрешая выполнение деления А-- причем .значение делителя было выбрано бло- ком выбора модулей 13 при появлении на его первом входе сигнала с первого выхода распределителя импульсов 1!.

Результат деления перезапнсывается в регистры 3 после чего узлы деления 5 «обнуляются». Сигнал «обнулення» через элемент И 8 и элемент ИЛИ 10 поступает на вход распределителя импульсов 11, вызывая появление единичного сигнала на его втором выходе, Устройство начинает сравнение чисел .К . и Кз, записанных в регистрах 3 аналогично сравнению чисел А и В.

В случае получения равенства ы блоке сравнения на равенство 15 или поступления в блок сравнения 14 сигнала с n-ro выхода распределителя импульсов 11 через элемент ИЛИ 18 на одном из двух выходов блока сравнения 14 возникает. инднцирующий едйничный сигнал, после чего процесс сравнения заканчивается.

1О

13

26

ЗО зз

4О

Устройство для сравнения чисел, выраженных в системе остаточных классов, содержащее два блока преобразования, каждый из которых содержит регистр, сумматор, узел деления, группу элементов ИЛИ, группу элементов И, причем выходы узла деления и сумматора соединены с соответствующими входами элементов

ИЛИ, выходы которых подключены ко входам регистра, выходы которого соединены с соответствующими информационными входами узла деления, сумматора и элементов И группы, элементы И, ИЛИ, распределитель импульсов, блок выбора модулей, регистр хранения модулей, причем управляющие выходы сумматор1ф первого и второго блоков преобразования под-. ключены соответственно к первому и второму входам первого элемента И, выход которого соединен с первыми управляющими входами узлов деления блоков преобразования, выходы которых подключены соответственно к первому и второму входам второго элемента И, выход которого соединен с одним из входов первого элемента ИЛИ, другой вход которого подключен к шине управления, а выход — ко входу распределителя импульсов, регистр хранения модулей, выходы к(иърого соединены со входами блока выбора модулей, выход которого подключен ко вторым управляющим входам узлов деления блоков преобразования, отличающееся тем, что, с целью упрощения устройства, оно содержит блок сравнения на равенство, блок сравнения и два коммутатора,причем выходы регистров первого и второго блоков преобразования соединены соответственно со входами первого и второго коммутаторов, выходы которых подключены ко входам блока сравнения на равенство, один из выходов которого соединен с первым входом блока сравнения, а другой выход — с цервым входом второго элемента ИЛИ, выход которого соединен со вторым входом блока сравнения, третий, и четвертый входы которого подключены соответственно к выходам элементов И группы первого и второго блоков преобразования, а выходы блока сравнения служат выходами устройства.

Источники информации, принятые во внимание при экспертизе:

l. Авторское свидетельство СССР № 242495, М. Кл.2 G 06 F7/04,,13.11.67, 2. «Сравнение чисел в четкой системе счис2, Тейтельбаум В. H. «Сравнение чисел в четкой системе счисления». Доклады AH СССР, 1958, т. 121, № 5, с. 807.

Редактор Л. Народная

Заказ 2802/33

Составитель В. Белкин

Техред О. Луговая Корректор А. Гриценко

Тираж 826 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам нзобретеннй и открытнй

113035, Москва, Ж-35, Раугнская наб, a. - 4/5

Филиал ППП кПатентъ, г, Ужгород, ул. Проектная..4