Дифференцирующе-сглаживающее устройство

 

::;.:.::;::.-::, (O rt И С Д Н И Е (lI) 610115

ИЗОБРЕТЕНИЯ

К Аеее ОРСКОМУ СВМДВТВЛЬСТВУ (6I) Дополнительное к авт. санд-ву (22) Заявлено 03н03,75 (2I) 23 09793/18-24 е присоединением заявки № (51) м -к.—.- -=---Ст 06 F 15/32 (2 3)

tl (43) Опубликовано 05.06.78.Бюллетень pk 21

1 (45) Дата опубликовании описаиим 25.05 78

Гасударстееиимй иомитет

Совета министров СССР оо делан изобретений н отирепий (5:р) УЙК 681.325.5 (088.8) 10. М. Смирнов, Г, H. Воробьев, Е. С. Потапов и В. В. Сюэев изобретения

Московское Ордена Левана н Ордена Тркдового KpacHore Знайедй высшее техническое училище им. Н. Э. Бауманв

t (7е) Заявитель (54) ИИФФЕРЕНШ4РУЮШЕ - СГЛАЖИВАЮЩЕЕ УСТРОИСТВО

Изобретение относится к области вычислитедьной техники н предназначене для использования в приборах н системах управления различными объектами.

Известно устройство для дифференцирования (I (, содержащее генератор опорной частоты, пить счетчиков, делитель, счетчик результата, триггер, четыре группы схем запрета (элементов И) и одну схему запрета (элемент И).

Это устройство предназначено для вычисления производной обратной величины от входного кода. Прн добавлении одного дополнительного счетчика результата и повторении цикла преобразования устройство может быть использовано для дифференцирования .входного снг нала.

Однако функциональные возможности уст- 1о ройства ограничены, так как оно не позволяет вычислять вторую производную. Низкое быстродействие устройства обусловлено необходимость з двухкратного преобразования кода во временной интервал (для каждого отсчета входной последовательности), а низкая точность— тем, что дифференцирование осуществляется без сглаживания случайных ошибок.

Известно цифровое сглаживающее устройство (2(, содержащее два накапливающих сумматора по 2" разрядов каждый (n и m раз- 25 рядность входной информации и постоянных множителей соответственно) и и-разрядный регистр.

Недостатками данного устройства являются: ограниченные функциональные возможности, тая как оно предназначено только для сглаживания случайных помех во входном сигнале и не вычисляет первую и вторую производные от входного сигнала, н низкая точность вычисления, из-за отсутствия компенсаций по первой и второй производных при сигналах, полезная составляющая которых описывается полиномом первой и второй степеней в функции времени.

Из известных устройств наиболее близким по технической сущности к изобретению является днфференцнрующе-сглаживающее устройство (3J, предназначенное для вычислении сглаженных значений первой производной измеряемого сигнала с наложеннои аддитнвной некоррелированной случайной помехой.

Это устройство содержит блок оперативной памяти, блок вычисления спектральных коэффициентов Фурье — Радемахера, сдвнговый регистр, сумматор и блок управления. Вход устройства подсоединен к первому информационному входу блока оперативной памяти, выход которого подключен к первому входу блока

61()1 г му и четвертому входам блока вычисления спектральных коэффициентов Фурье — Радемахера. 10 второй производной при сигнале, полезная составляющая которого описывается полиномом второй степени.

Целью изобретения является расширение функционааьных возможностей устройства, повышение быстродействия и точности его работы

Поставленная цель достигается тем, что в предложенное дифференцирующе-сглаживающее устройство введены блоки суммирования 35 по модулю два, формирования адресов, коммутации, две схемы сравнения. Выходы блока управления с шестого по десятый подключены соответственно к пяти входам блока формирования адресов, два выхода которого подключены соответственно к двум управляющим входам блока оперативной памяти, второй информационный вход которого подсоединен к выходу сумматора, а выход — к второму выходу устройствычисления спектральных коэффици(нтов Фурье - Радемахера, первый выход которого иодклк)ч н к неpB()M) Bx()jlv сдвигового регистра.

Выход сдвигового регистра подсоединен к первому входу сумматора, выход которого подключен к первому выходу устройства, выходы блока управления с первого по пятый подклн)чены соответственно к вторым входам сумматора, сдвигового регистра и ко второму, третьеОднако с помощью этого устройства можно определить сглаженное значение первой производной входного сигнала без динам ической ошибки только для случая, когда полезная составляющая описывается полиномом первой степени. Устройство не предназначено для вычисления текущих сглаженных значений входного сигнала и его второй производной.

Кроме того, в устройстве каждому рабочему циклу вычисления производной предшествует этап обновления выборки входного сигнала, заключающийся в последовательном сдвиге информации 0 блоке оперативной памяти (ОП) на одну ячейку, что llpHB()flHT к 2 N-кратному выполнению операций обращения к 011 (N — обьем входной выборки, обьем ОП) и понижению быстродействия устройства.

В таком устройстве точность вычислений понижена за счет отсутствия компенсации по ва. Одиннадцатый выход блока управления подключен к пятому входу блока вычисления спектральных коэффициентов Фурье — Радемахера, второй выход которого через блок суммирования по модулю два подключен к первому входу блока коммутации, прямой и инверсный выходы которого подключены соответственно к шестому и седьмому входам блока вычисления спектральных коэффициентов Фурье — Радемахера. Второй вход блока коммутации подключен к двенадцатому выходу блока управления, три входа которого подключены соответственно к выходам двух схем сравнения и третьему выходу блока вычисления спектральных коэффициентов Фурье — Радемахера, первый выход которого подключен к входам двух схем сравнения.

Кроме того, в устройстве блок суммирования по модулю два содержит (n — 1) групп

20 гз

SS сумматоров по модулю два, причем первы< входы сумматоров по модулк) два каждой группы объединены и подключены соответственно к одному из первых (и -- 1) разрядов и-разрядного входа блока. Вторые входы сумматор()в по модулю два ка ждой группы подклю и. ны соответственно к одному из разрядов и-разрядного входа блока, начиная с разряда, номер которого на единицу превышает номер группы.

Выход каждого сумматора по модулю два подключен к одному из m разрядов выхода блока.

Блок коммутации устройства содержит m элементов И, элементы ИЛИ, HE. 11ервые входы элементов И подключены к m разрядам первого входа блока коммутации. Вторые входы элементов И подключены к m разрядам второго входа блока, выход каждого элемента и соединен с соответствующим входом элемента

ИЛИ, выход которого подключен соответственно к прямому выходу блока и входу элемента

НЕ, выход которого подключен к инверсному выходу блока.

Блок формирования адресов в устройстве содержит счетчик, реверсивный счетчик, дешифратор и триггер. Счетный вход счетчика, счетный и управляющий входы реверсивного счетчика, единичный и нулевой входы триггера подключены соответственно к пяти входам блока.

Выходы счетчика и реверсивного счетчика подключены соответственно к первому и второму входам дешифратора. Единичный выход триггера и выход дешифратора подключены соответственно к первому и второму выходам блока формирования адресов.

Блок вычисления спектральных коэффициентов Фурье — Радемахера содержит сумматор-вычитатель, генератор функций Радемахера, коммутатор, элементы И, элементы ИЛИ, один из которых подключен между прямым выходом коммутатора и первым входом. первого элемента И, второй элемент ИЛИ вЂ” между инверсным выходом коммутатора и первым входом второго элемента И. Вторые входы элементов И соединены с третьим входом блока, выходы подключены соответственно к первому и второму входам сумматора-вычитателя, третий и четвертый входы которого подключены соответственно к первому и пятому входам блока, первый и второй выходы — соответственно к первому и третьему .выходам блока. Четвертый вход блока соединен со входом генератора функций

Радемахера, выход которого подключен ко второму выходу блока и первому входу коммутатора, второй вход коммутатора соединен со вторым входом блока, шестой и седьмой входы которого подключены соответственно ко вторым входам первого и второго элементов ИЛИ.

На фиг. 1 представлена структурная схема дифференцирующе-сглаживающего устройства, содержащего блок 1 оперативной памяти, блок

2 вычисления спектральных коэффициентов Фурье-Радемахера, сдвиговый регистр 3, сумматор 4, блок 5 управления. Вход 6 устройства подключен к первому информационному входу блока 1 оперативной памяти, первый выход 7 — к выходу сумматора 4. Кроме того, устройство содержит блок 8 суммирования по модулю два, блок 9 формирования алр< сов, блок 10 коммутации, схемы 11, 12 сравнения. второй выход !3 устройства, подкл<очепный к выходу блока 1 оперативной памяти.

1fa фиг. 2 приведена схема блока 8 суммирования по модулю два, содержащего (п — l) групп сумматоров по модулю два, и-разрядный вход 14 и m-разрядный выход 15.

На фнг. 3 представлена схема блока 9 формирования адресов, который включает s себя, счетчик 16, реверснвный счетчик 1?, дешифратор 18 и триггер 19. Пять входов 20 — 24 блока подключены соответственно к счетному входу счетчика 16, счетному и управляющему входам счетчика 17, единичному и нулевому входам триггера 19, два выхода 25 н 26 — со- >g ответственно к единичному выходу триггера 19 и выходу дешифратора 18.

На фиг. 4 приведена схема блока 2 вычисления спектральных коэффяциентов Фурье-Радемахера, содержащего сумматор-вычитатель

27, генератор 28 функций Радемахера, комму- 2О татор 29, элементы И 30 я 31, элементы ИЛИ 32 и 33 и первый вход 34, и-разрядный второй ° вход 35, третий 36, четвертый 37, пятый 38, шестой 39» первый 41, второй 42 и третий 43 выходы.

В устройстве реализуется алгоритм-цифрового дифференцирующе-сглаживающего фильтра второго порядка в спектральной области двоично-ортонормнрованного пространства

УОЛША

r0(j) = с.® (1)

<,<<1 ф" Q с,„я (г) где о (1). <(j), g >(j) — выходные параметры цифровых фильтров соответственного нулевого, первого и второго порядков для случаев анпроксимации входного сигнала соответственно полиномамн нулевой, первой и второй степеней;

P0 (j), С (1), (2< (j) — спектральные коэффициенты соответственно нулевого, перво- 4у го н второго рангов входного несглаженного сигнала x(j — i);

j — текущее дискретное время;

N = 2" — размерность входной выборки (п = l,2...);

Л(— интервал дискретизации;

i — дискретная переменная (! - О, 1, 2,..., N — 1).

Устройство позволяет вычислять сглаженные значения сигнала и двух его производных.

Для исключения динамической ошибки в сглаженных значениях входного сигнала и его первой производной расчет сглаженных параметров строится по компенсационной схеме. Адаптация устройства к входному сигналу осуществляется с помощью анализа на пороговое значение величин соответствующих спектральных 46 к< .<ф спектр разложения полипоминально

ro си< нала второй степени не содержит в своем составе коэффициентов рангов больше двух.

Математическое описание работы дифференцирую(це-сглаживающего устройства в этом слу чае примет вид ! (1} лрн / С,< l ) Пд

Ю 0 < р» УГ,/W Tl, ! г,(j) + (N-l)bt 1 (j) « " )g. 1< (5)

„. /а,/ п, *-<у>-,

. (6) где х (j) х (j), х (j) — соответственно текущие величины сглаженных значений входного сигнала и его первой и второй производных;

П < и П2 — соответственно пороговые велц чины спектральных коэффициентов С< и Сз

Значения входного несглаженного сигнала

x (j — i), требуемые при расчетах константы, и результирующие параметры запоминаются в блоке 1 оперативной памяти, который с этой целью условно разбит на две эоны, одна иэ которых служит для хранения N-мерной входной выборки, а ячейки второй предназначены для запоминания рабочих констант и результатов расчета. Рабочие константы заносятся в блок 1 оперативной памяти заранее перед основной работой устройства. Выработка адресов ячеек обеих зон выполняется с помощью блока 9 формирования адресов, причем признак зоны формируется на триггере 19, Адреса ячеек зоны оперативной памяти отведенной для рабочих констайт и результатов, формируются нь счетчике 16, а адреса ячеек зоны входной выборки .— с помощью счетчика 17.

В зависимости от режима работы устройства адреса точек входной выборки формируются следующим образом.

На этапе накопления входной выборки адреса формируются на счетчике 17 в естественной последовательности от 0 до N — путем суммирования на нем числа импульсов, поступающих нз блока 5 управления. В установившемся режиме, когда выборка уже накоплена, адреса

N отсчетов входного сигнала, необходимые для . расчета спектральных коэффициентов Уолша, формируются в обратной последовательности путем вычитания из содержимого счетчика 17 последовательности управляющих импульсов из блока 5 управления. Поскольку N = 2", то по истечении N тактов счетчик 17 возвращается в исходное состояние, определяющее номер начальной точки выборки. Переадресация ячеек входной выборки при ее сдвиге по оси текущего времени на один шаг осуществляется путем увеличения содержимого счетчика 17 на единицу.

Блок 2 вычисления спектральных коэффициентов Фурье-Радемахера совместно с блоком 8 суммирования по модулю два предназначены

6 1 01 15 для вычисления спектральных коэффициентов

Уолша нулевого, первого и второго рангов, причем значение функций Уолша первого ранга (функций Радемахера) вырабатывается с помо щью генератора 28 функций Радемахера, а значение функций Уолша второго ранга — с помощью блока 8 суммирования по модулю два, Дифференцирующе-сглаживающее устройство работает следующим образом.

Блок 5 управления вырабатывает сигнал начальной установки, который обнуляет содер жимое генератора 28, сумматора-вычитателя 27, сдвигового регистра 3, сумматора 4 и счетчиков 16 и 17 (шины обнуления иа чертежах не показаны). По выполнении начальных установок устройство переходит к режиму накопления входной выборки. В этом режиме сигналом из блока 5 управления триггер )9 устанавливается в единичное состояние и в ячейки блока 1 оперативной памяти, адреса которых формируются в счетчике 17 блока 9 формирования адресов, заносятся текущие координаты 2О входного сигнала, поступающие на вход 6 устройства. Указанная последовательность действий повторяется N раз, после чего устройство переходит к установившемуся режиму.

В начале каждаго цикла установившегося режима (за исключением первого) сигнал из блока 5 управления, поступающий на счетный вход счетчика 17 блока 9 формирования адресов, устанавливает в счетчике адрес начальной точки сдвинутой выборки. По этому адресу в блок 1 оперативной памяти заносится поступающее на его первый вход текущее значение входного сигнала. При этом новая выборка сформирована (эта операция на первом цикле не выполняется, так как выборка для первого цикла подготавливается на этапе накопления выборки). После этого устройство переходит к расчету спектральных коэффициентов. На этом этапе блок 5 управления выдает управляющие сигналы на гторой вход блока 10 коммутации и с его помощью подключает первый выход (выход функции Уолша второго ранга Wq) блока 8 суммирования по модулю два через эле- 4О менты ИЛИ 32 «33 к первым входам элементов И 30 и 31. Затем блок 5 управления начинает синхронно подавать сигналы управления соответственно на счетный вход счетчика 17, установленного предварительно в режим вычи- 4 тания, на вход генератора 28 и на вторые входы элементов И 31, 30. При этом выходной сигнал триггера 19 и содержимое счетчика 17 через .дешифратор 18 поступают на первый и второй управляющие входы блока 1 оперативной памяти в виде адреса ячейки. 50

Информация нз блока 1 оперативной памяти подается на третий вход сумматора-вычитателя 27. Если значение функции Уолша

«+!» (что соответствует логической единице на инверсном выходе блока 10 коммутации), то импульс управления проходит через открытый элемент И 31 на второй вход сумматора-вы. читателя 27 и поступающая информация суммируется с содержимым сумматора-вычитателя 27. Если значений функции Уолша — 1, от- се крыт элемент И 30 и на сумматоре-вычитателе

27 выполняется операция вычитания. По истечении N тактов на сумматоре-вычитателе 27 сформирован спектральный коэффициент Cq, ко. торый поступает на входы схем сравнения 11. и 12. В случае если на выходе схемы сравнения 12 сформирована логическая единица (т.е. величина спектрального коэффициента (.з больше порога П 2), устройство продолжает расчет второй производной в соответствии с уравнением (3). При. этом содержимое сумматора-вычитателя 27 передается в сдвиговый регистр 3, сам сумматор-вычитатель 27 обнуляется, а по сигналу с блока 5 управления к входам элементов «И» 30 и 31 подключается с помощью блока 10 коммутации следующий разряд m-разрядного выхода блока 8 суммирования по модулю два (выход следующей функции Уолша второго ранга). На сумматоре-вычитателе 27 формируется следующий спектральный коэффициент второго ранга С, Параллельно с этим на сдвиговом регистре 3 получают величину C32, которая суммируется с содержимым сумматора 4. В дальнейшем на сумматоре-вычитателе 27 формируется очередной спектральный коэффициент, а на сдвиговом регистре 3 и сумматоре 4 накапливается сумма сдвинутых на соответствующее число разрядов (формула (3) ) величин трансформант второго ранга, После завершения расчета в соответствии с формулой (3) иа сумматоре 4 будет сформирован двоичный код числа с точностью до постоянного коэффициента (который может быть учтен путем масштабирования), равного сглаженному значению второй производной входного сигнала. После того как расчет второй производной заканчивается, блок 5 управления выдает сигнал на нулевой вход триггера и устанавливает его в нулевое состояние, тем самым включая в работу зону памяти, отведенную для хранения конечных результатов. Содержимое сумматора 4 записывается в ячейку блока 1 оперативной памяти с адресом, сформированным из нулевого состояния триггера 19 и нулевого содержимого счетчика !6.

В случае если на выходе схемы сравнения 12 появляется логический нуль (т.е. вторая производная равна нулю), устройство сразу переходит к процедуре записи нулевого содержимого сумматора 4 в блок оперативной памяти l.

После записи результата сумматор 4, сдвиговый регистр 3 и сумматор-вычитатель 27 обнуляются, в триггер 19 заносится единица, и устройство переходит к вычислению первой производной. При этом блок 5 управления выдает сигналы на второй вход коммутатора 29 и с его помощью через элементы ИЛИ 32 и 33 подключает выходы соответствующих функций Уолша первого ранга (функций Радемахера) ко входам элементов И 30 и 31. Расчет начинается со спектрального коэффициента С>. В блоке 5 управления в этом случае анализируется выход схемы сравнения 11, и по его состоянию определяется дальнейшая последовательность действий.

При появлении на выходе схемы сравнения

11 сигнала, соответствующего логической еди610115 нице, устройство вычисляет сглаженное значение параметра т (j) в соответствии с формулой (2). При этом на сумматоре-вычитателе

27 производится расчет спектральных коэффициентов (первого ранга), на сдвиговом регистре 3 осуществляется их сдвиг на требуемое число разрядов, а на сумматоре 4 — накопление сдвинутых трансформант. Процесс заканчивается расчетом последнего п-ого спектрального коэффициента и учетом его в общей сумме. Гlо окончании расчета на сумматоре 4 сформирован двоичный код сглаженной первой производной. В случае, если величина С не превысила установленного порога (на выходе схемы сравнения 11 логический нуль) за величину параметра х (j) принимается нулевое содер- 15 жимое сумматора 4, а вычисление остальных спектральных коэффи ци енто в первого ра ига не производится.

Определив значение параметра т (j), устройство переходит к учету компенсации по второй производной. Для этой цели сдвиговый регистр 3, сумматор-вычитатель 27 и триггер 19 обнуляются и из блока оперативной памяти 1 вызывается на сумматор-вычитатель 27 величина второй производной. После этого блок 5 управления подает сигнал на счетный вход zs счетчика 16 и изменяет его состояние на «!», а содержимое сумматора-вычитателя 27 передается в сдвиговый регистр 3.

По адресу, соответствующему данному состоянию счетчика 16, из блока 1 оперативной О памяти на сумматор-вычитатель 27 вызывается значение записанной там ранее константы компенсации по второй производной. Устройство переходит к выполнению операции умножения, причем роль второго сдвнгового регистра играет сумматор-вычнтатель 27. В устройстве ис. »» пользуется алгоритм умножения со сдвигом множителя старшими разрядами вперед. Сдвиг содержимого в сумматоре-вычитателе 27 осуществляется по сигналам из блока 5 управления, поступающим на четвертый вход сумматора-вычитателя 27. По значению старшего разряда сумматора-вычитателя 27, поступающему в блок 5 у равления, последний вырабатывает сигналы управления, поступающие на шину сложения сумматора 4. Г!о окончзнии операции умножения на сумматоре 4 форми- 4« руется сглаженное значение первой производной. Последняя записывается в ячейку блока 1 оперативной памяти, адрес которой формируется н а счет ч и ке 16.

На последнем этапе данного цикла устройство вычисляет сглаженное значение входного сигнала. При этом сигналы управления с коммутатора 29 снимаются. В результате генератор 28 отключается от входов элементов И 30 и 31, а на прямом н инверсном выходах блока коммутации 10 и коммутатора 29 устанавливаются уровни, соответственно равные логическому нулю и логической единице. В соответствии с этим на элементе И 31 устанавливается постоянное разрешение, и сигнал управления, поступающий на первые входы элементов И 30 и 31, проходит только на шину суммирования бо сумматора-вычнтателя 27. В блоке 9 формирования адресов триггер 19 устанавливается в единичное положение, и устройство начинает вычислять спектральный коэффициент нулевого ранга Ср. После завершения процесса расчета (после N тактов), устройство учитывает компенсацию по первой и второй производным, н полученное сглаженное значение входного сигнала подается в блок l оперативной памяти. Соответствующие адреса формируются на счетчике 16 блока 9 формирования адресов.

В последующих циклах диффереицирующесглаживающее устройство работает аналогично.

Использование устройства позволяет вычислять сглажекные значения входного сигнала и его первых двух производных. Наряду с этим учет компенсации по более высоким производным позволяет получать сглаженные значения входного сигнала и его первой производной без динамической ошибки. Выполнение анализа входного сигнала ие по самим величинам первой и второй производных, а по соответствующим спектральным коэффициентам (т.е. до полного вычисления первой и второй прокзводных) и практическое исключение сдвига выборки в блоке оперативной памяти за счет принятой системы адресации позволяет повысить быстродействие работы днфференцирующе-сглаживающего устройства.

Формула изобретения

}. Дифферекцирующе-сглаживающее устройство, содержащее блок оперативной памяти, блок вычисления спектральных коэффициентов Фурье-Радемахера, сдвнговый регистр, сумматор и блок управления, причем вход устройства подсоединен к первому информационному входу блока оперативной памяти, выход которого подключен к первому входу блока вычисления спектральных коэффициентов Фурье-Радемахера, первый выход которого подключен к первому входу сдвигового регистра, выход сдвнгового регистра подсоединен к первому входу сумматора, выход которого подключен к первому выходу устройства, выходы блока управления с первого по пятый кодключены соответственно к вторым входам сумматора, сдвигового регистра к ко второму, третьему . н четвертому входам блока вычисления спектральных коэффициентов Фурье-Радемахера, отличающееся тем, что, с целью расширения функциональных возможностей, повышения быстродействия и точности работы, в него введены блоки. суммирования по модулю два, формирования адресов, коммутации, две схемы сравнения; причем выходы блока укравленкя с шестого по десятый подключены соответственно к пяти входам блока формирования адресов, два выхода которого подключены соответственно к двум управляющим входам блока оперативной памяти, второй информацирнный вход которого подсоединен к выходу сумматора, а выход — к второму выходу устройст. ва; одиннадцатый выход блока управления подключен к пятому входу блока вычисленияспектбэ1!э! 5!

2 ральных коэффициентов. Фурье-Ради мээхе!эа, второй выход которого через блок суммирования по модулэо два подключен к первому входу блока коммутации, примой и энверсный выходы которого подключены соответственно к шестому и сельмому вхолам блока вычисления спектральных коэффициентов Фурье-Радемахера; второй вход блока коммутации подключен к двенадцатому выходу блока управления, трк входа которого полключены соответственно к выхолам лвух схем сравнения и третьему выхо3Р ду блока вычисления спектральных коэффициентов Фурье-Радемахера, первый выход которого подключен к входам двух схем сравнения.

2. Устройство по и. 1, отличающееся тем, что 1 блок суммирования по модулю два содержит (n — 1) групп сумматоров по модулю два; причем первые входы сумматоров по модулю два каждой группы объединены н подключены соответственно к одному кз первых (n — !) разрядов и-разрядного входа блока, вторые Р входы сумматоров по модулю лва каждой группы подключены соответственно к одному нз разрядов п-разрядного входа блока, начиная с разряда, номер которого на единицу превышает номер группы; выход каждого сумматора по модулю два подключен к одному из m разрядов выхода блока.

3. Устройство по п. 1, отличающееся тем, что блок коммутации содержит m элементов И, элементы ИЛИ, НЕ; причем первые входы элементов И подключены к m разрядам первого щ входа блока коммутации; вторые входы элементов И подключены к m разрядам второго входа блока; выход каждого элемента И соединен с соответствующим входом элемента ИЛИ, выход которого подключен соответственно к прямому выходу блока к входу элемента НЕ, выход З которого подключен к инверсному выходу блока.

4. Устройство по п. 1, отличающееся тем, что блок формирования адресов содержит счетчик, реверснвный счетчик, дешифратор н тркггер; причем счетный вхол счетчика, счетный к уира влкющий входи реверсивного счетчнка, единичный к нулевой входы триггера подключены соответственно к пяти входам блока; выходы счетчика к реверсквного счетчика подключены соответственно к первому н второму входам лешнфратора; едккичный выход триггера и выход дешифратора подключены соответственно к первому к второму выходам блока формирования адресов, 5, Устройство по п. 1, отличающееся тем, что блок вычисления спектральных коэффициентов Фурье-Радемахера содержнт сумматор-вычнтатель, генератор функций Радемахера, коммутатор, элементы И, элементы ИЛИ, однн нз которых подключен между прямым выходом коммутатора к первым входом первого элемента И, второй элемент ИЛИ вЂ” между ннверсным выходом коммутатора и первым-вхо-. дом второго элемента И; вторые входы элементов И соединены с третьим входом блока, выходы подключены соответственно к первому и второму входам сумматора-вычитателя, третий и четвертый входы которого подключены соответСтвенно к первому н пятому входам блока, -первый и второй выходы — соответственно к первому н третьему выходам блока, четвертый вход которогб соединен со входом генератора функций Радемахера, выход когорого подключен ко второму выходу блока н первому входу коммутатора, второй вход которого соединен со вторым входом блока, шестой и седьмой входы которого подключены соответственно ко вторым входам первого и второго элейентов ИЛИ, Источнккн информации, принятые во внкмание прн экспертизе:

l. Авторское свидетельство СССР ¹ 3556! 8, М.кл, G 06 f 7/38, 16.03.7!.

2. Авторское свидетельство СССР № 377785, М.кл. G 06 f 15/32, 05.08.70.

3. Заявка 2007207/24, М.кл. G 06 f 15/32, 20.03.74, по которой вынесено решекне о выдаче авторского свидетельства.

Редактор Л. Утехина

Заказ 8012/88

Составитель А. Жеренов

Техред О. Луговая Корректор Н. Туиииа

Тираж 826 (1одпнсное

ЫНИИ!!И Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Рву шская наб., д. 4/5

Филиал !И1Ц «!1атент», г. Ужгород, ул. !!роектиаи, 4