Устройство экстраполяции временного интервала

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61.) Дополнительное к авт. свид-ву— (22) Заявлено 290376 {21) 2344622/21 с присоединением заявки лй (23) Приоритет— (43) Опубликовано 050678.Бюллетень ЭЙ21

Союз Советских

Социалистических республик (11) 610297 у ФФ4 пМФъаД7ЯГ (Ы) М. КЛ.

Н 03 К 13/20

Гвардаретааииыр иаяитат

Вазами Миниетраа ИВР иа двина иэаарвтаиий и атирмтиа (53) УДК621. 375.3 ((188 . 8) (45) Дата опубликования описания 1605,78 (72),Автор изобретения

В.В.Швец (73) Заявитель (54) УСТРОЙСТВО ЭКСТРАПОЛЯЦИИ ВРЕМЕННОГО

ИНТЕРВАЛА

Изобретение относится к области вычислительной техники.

Известно устройство экстраполяции. временного интервала, содержащее генератор, регистр, ключ ввода информации в регистр, счетчик, компаратор для сравнения информации регистра и счетчика и ряд обслуживающих схем.

Расширение временного диапазона вызывает наращивание числа разрядов реги- 10 стра, счетчика и объема компаратора и снижение надежности работы устройства (1) .

Наиболее близким по технической сущности к предлагаемому является уст- 16 ройство, содержащее генератор тактовых импульсов, выход которого через делитель частоты подключен ко входам дешифратора, выходы которого через первый логический элемент ИЛИ соеди- 20 нен с первыми входами логических элементов И, вторые входы которых соединены с выходами триггеров, первый вход первого триггера соединен с источником сигнала Пуск, а второй вход 25 через первый инвертар — с выходом второго логического элемента ИЛИ, первый вход второго триггера соединен с источником сигнала Сброс, а его второй вход через второй инвертор — 80 с выходом третьего логического элемента ИЛИ, причем первые входы второ о и третьего логических элементов ИЛИ объединены и соединены с ключом сброса, второй вход второго логического элемента ИЛИ соединен с источником сигнала Стоп, а второй вход третвего логического элемента ИЛИ вЂ” с выходом компаратора, вход управления которого соединен с выходом второго триггера (2j.

Недостатком устройства является недостаточный временной диапазон.

Целью изобретения является расширение временного диапазона.

Эта цель достигается тем, что в устройство, содержащее генератор тактовых импульсов, выход которого через делитель частоты подключен ко входам . дешифратора, выходы которого через первый логический элемент ИЛИ соединены с первыми входами логических элементов И, вторые входы которых соединены с выходами триггеров, первый вход первого триггера соединен с источником сигнала Пуск, а второй вход егo через первый инвертор — с выходом второго логического. элемента

ИЛИ, первый вход второго триггера соединен с источником сигнала Сбо <.., 610297 а его второй вход через второй инвертор — с выходом третьего логического элемента ИЛИ, причем первые входы второго и третьего логических элемен- тов ИЛИ объединены и соединены с ключом сбрбса, втооой вхсц второго логического элемента ИЛИ соединен с источ. ником сигнала Стоп, а второй вход третьего логического элемента ИЛИ соединен с выходом компаратора, вход управления которого связан с выходом второго триггера, введены счетчик циклов изменения частоты, счетчики циклов первого и второго интервалов и блок переполнения, причем первые входы счетчиков первого и второго ин тервалов соединены с выходами логических элементов И, а их вторые входы .объединены и подключены ко входу второго инвертора и выходу счетчика цикюв изменения частоты, а выходы счет20 иков первого и второго циклов измерения поразрядно подключены ко входам компаратора, при этом выходы счетчика циклов изменения частоты поразрягоб но соединены со входами дешифратора, 5 а вход счетчика циклов изменения частоты соединен непосредственно и через блок переполнения с соответствующими выходами счетчика первого интервала.

На чертеже приведена структурная 30 электрическая схема устройства.

Устройство содержит генератор тактовых импульсов 1, делитель 2 частоты, счетчик 3 циклов изменения частоты, дешифратор 4, логические элементы ИЛИ 5-7, счетчик 8 первого интервала, триггер 9 пуска, блок переполИения 10, инвертор 11, компаратор 12, триггер 13, логические элементы И 1415, счетчик 16 второго интервала, ин- 4О вертор 17 и ключ 18 сброса.

На входы 19 и 20 поданы сигналы Пуск и Стоп . Выходной сигнал снимается с выхода 21. Источники сигналов и питания на схеме не показаны.

Принцип работы устройства заключается в следующем.

В исходном состоянии ключ 18 замыкает входы элементов ИЛИ 6 и 7. На выходах этих элементов устанавливает70 ся единичный сигнал.

Инвертор ll изменяет полярность сигнала, поступающего с выхода элемента ИЛИ 6, на нулевую и этот сигнал поступает на нулевой вход триггера 9, устанавливая его в нулевое состояние- "> на его выходе — нулевой сигнал, который закрывает элемент 14. Так как на выходе элемента 7 единичный сигнал, то на выходе инвертора 17 — нулевой сигнал, который, поступая на нулевой 60 вход триггера 13, устанавливает этот триггер в нулевое состояние — на выходе этого триггера — нулевой сигнал, запрещающий работу элемента 15 и. компаратора 12. Нулевой сигнал на нулевых входах счетчиков 3, 8 и 16 устанавливает эти счетчики в нулевое состояние. Работа компаратора запоеш . а и на выходе 21 независимо от состояния счетчиков 8 и 16 — единичный сиг нал. На входах 19 и 20 единичный сигнал, соответствующий отсутствию этих сигналов.

После размыкания ключа 18 устройст во подготовлено к работе. При поступлении на вход 19 нулевого сигнала триггер 9 переключается в единичное состояние — на выходе этого триггера— единичный сигнал, разрешающий работу элемента 14. В этот момент счетчик

З.стоит в нулевом состоянии и через соответствующий этому состоянию элеМент И (не показан), входящий в дешифратор 4 счетчика циклов 3, проходят тактовые импульсы генератора 1, поделенные делителем 2 частоты. После того как счетчик 3 достигает до единицы, второй элемент И (не показан), входящий в дешифратор 4, расшифрует это состояние счетчика 3 и на вход элемента 5 поступят импульсы, имеющиЕ частоту в К раз более низкую, чем . частота генератора 1. Двум импульсам поступившим на счетчик 3, соответствует -на выходе дешифратора 4 частота еще в К раз более низкая и так цалее.

Через элемент 14 тактовых импульсов, прошедшие через элемент ИЛИ 5, поступают на счетный вход счетчика 8.

Когда счетчик 8 заполняется полностью, импульс переполнения счетчика 8 поступает на блок 10. В момент переполнения счетчика 8 блок переполнения 10 выдает на выходе импульс, который поступает на вход установки счетчика

8. Этот импульс записывает в счетчик число в К раз меньшее, чем число, соответствующее переполнению счетчика 8.

Перед моментом переполнения во всех разрядах счетчика 8 записано единичное состояние. Очередной тактовый импульс переключает все разряды счет чика в нулевое состояние. Поэтому для записи нового числа в счетчик 8 не требуется обнуления тех разрядов, в которые не производится запись единичного состояния. Одновременно импульс поступает на счетный вход. После этого дешифратор 4 разрешает прохождение импульсов с делителя 2, имеющих частоту в К раз более низкую, чем частота тактовогО -енератора 1. Эти импульсы через элементы 5 и 14 поступают на счетный вход счетчика 8, в котором уже записано число в K раз меньше.

Временно диапазон расширяется э счет того, что в.момент, когда в раз уменьшается частота и число насчитанных импульсов, счетчик 8 перепол610297

Формула изобретения нен и его воэможности по отсчету импульсов использованы полностью, но после того, как в него записано число в K раэ меньшее, счетчик 8 вновь .можно использовать для дальнеашао отсчета числа импульсов. В.то же время информация об отсчитанном временном интервале, которая равна произведению периода импульсов на их число, сохраняется, так как после уменЬшения

11 II числа насчитанных импульса К раэ, увеличивается в К раз период их следования.

После переполнения счетчика 8 еще раз уменьшается в К раз частота. импульсов, поступающих в счетчик 8, а число, записанное в счетчике.8, уменьшается a К раз. Нулевой сигнал на входе 20 устанавливает на выха де элемента б единичный сигнал, а на входе триггера 9 — нулевой сигнал, 20 который возвращает триггер 9 в исход ное состояние. Нулевой сигнал на выходе этого триггера запрещает дальнейший отсчет импульсОв. Кроме этого, нулевой сигнал на входе 20 устанавлива- 25 ет триггер 13 в единичное состояниена выходе его единичный сигнал, кото рый разрешает работу компаратора 12 и элемента 15, через который импульсы поступавт на счетный вход счетчика 16.

Начиная со следующего момента, счет импульсов производит счетчик 16, а компаратор 12 — подразрядное сравнение информации счетчика 8 и счетчика 16. В момент, когда число импульсов, отсчитанных счетииком 16, станет равным числу, записанному в счетчике

8, на выходе компаратора 12 появляется нулевой сигнал, который является выходным импульсом устройства. Нулевой сигнал с выхода компаратора 12 поступает на элемент ИЛИ 7, на выходе, которого сигнал становится единичным, а на выходе инвертора 17 — нулевой сигнал, который возвращает триггер 13 в исходное состояние и обнуляет счетчик 8, счетчик 1б и счетчик 3. После этого устройство находится в исходном состоянии

Устройство экстраполяции временно го интервала, содержащее генерато тактовых импульсов, вь:ход которого через делитель частоты подключен ко входам дешифратора, выходы которого через первый логический элемент ИЛИ соединены. с первыми. входами логических элементов И, вторые входы которых соединены с выходами триггеров, первый вход первого триггера соединен с источником сигнала Пуск, а второй вход его через первый инвертор с выходом второго логического элемента

ИЛИ, первый вход второго триггера соединен с источником сигнала Сброс а его второй вход через второй инвертор — с выходом третьего логическогО элемента ИЛИ, причем первые входы второго и третьего логических элементов

ИЛИ объединены и соединены с ключом сброса, второй вход второго логического элемента ИЛИ соединен с источником сигнала Стоп, а второй вход третьего логического элемента ИЛИ со-. единен с выходом компаратора, вход уцравления которого связан с выходом второго триггера, о т л и ч а ю щ е ес я тем, что, с целью расширения вре» менного диапазона, в него введены счетчик циклов изменения частоты, счетчики первого и второго интервалов и блок переполнения, причем первые входы счетчиков первого и второго интервалов соединены с выходами логических элементов И, а вторые счетчики первого и второго интервалов объединены и подключены ко входу-второго инвертора и к выходу счетчика циклов изменения частоты, а выходы счетчиков первого и второго интервалов поразряд но подключены ко входам компаратора, при этом выходы счетчика циклов изменения частоты поразрядно соединены

co âõoäàìè дешифратора, а вход счетчика циклов изменения частоты соединен непосредственно и через блок переполнения с соответствующими выходами счетчика первого интервала..

Источники информации, принятые вО внимание при экспертиэег

1. Патент США. Р 3878370, кл. 331-11, 24 ° 08.1974.

2. Патент CQ!A 9 3898571 кл. 328 -145, 05.08 ° 1975.

610297

Составитель Т.Артюх

Техред Н. Андрейчук КоРРектоР A. Власенко дактор О.Филиппова

Филиал ППП Патент . r. Ужгород, Ул. Проектная, 4

Заказ 3034/48 Тираж 1086 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретении и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5