Дискретно-аналоговый интегратор

 

Союз Советских

Соцмалмстмческнх

Реслубпик

И Е

ИЗОБРЕТЕНИЯ (») 611218

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (5t) М. Кл.

G 06 G 7/!8 (22) Заявлено 22.12.76 (21) 2432395/18 — 24 с присоединением заявки №

Государственный комитет

Совета Ыинистрое СССР ио делам изобретений и открытий (23) Приоритет (43) Опубликовано 150678. Бюллетень №22 (46) Дата опубликования описания 17.05.78 (53) УДК

681.335 (088.8) (72) Автор изобретения

Ж. Я. Заклецкая

Особое конструкторское бюро биологической и медицинской кибернетики (71) Заявитель (54) ДИСКРЕТНΠ— АНАЛОГОВЫЙ ИНТЕГРАТОР

Изобретение относится к области аналоговой вычислительной техники и может быть использовано для интегрирования сипталов в широком временном диапазоне.

Известны дискретно- аналоговые ннтеграюры, в которых интегрирование знакопеременной функции производится алгебраическим суммированием двух видов: дискретного н аналогового. Основны— ми функциональными элементами таких интеграторов являются преобразователи напряжения в истоту на базе аналоговых интеграторов, пересчетные устройства (счетатки) и сумматоры (ll.

Такие тптскретно-аналоговые интеграторы имеют большую погрешность при интегрировании апериодического сигнала с нулевой изолинией; Это обусловлено тем, что при наличии на входе напряжения, равного нулевому, аналоговые интеграторы продолжают процесс интегрирования за счет напряжения и тока смещения, присущим усилителям, на которых строятся аналоговые интеграторы.

Известны также интеграюры с компенсацией црейфа (2);При отклонении выходного уровня интегрирующего усилителя от эталонного напряжения, вырабатывается ксмпенсирующее напряжение, которое восстанавливает выходной уровень до

2 уровня эталонного напряжения. Использование нодобных решений нерационально в схемах дискрег но-аналоговых интеграюров, так как схема выработки компенсирующего напряжения дэвольнэ сложна. Кроме того, процесс отработки приводит к периодическому колебанию выходного напряжения.

Наиболее близким к предлагаемому является устройство, содержащее интегрирующий усилитель с разрядными ключами в цепи обратной связи, выход которого через первую пару разделительных диодов потпслючен соответственно ко входам порогового блока и инвертора, выходом соединенного через вторую пару разделительных диодов со входами порогового блока и блок» управления, выход порогового блока связан со входом счетного триггера и счетным входом реверсивного счетака, управляющие входы которого подключены к блоку управления, выход реверсивного счет атка через цнфро-аналоговый преобразователь подключен п к первому входу сумматора, второй вход которого связан с выходом интегрирующего усилителя, выходы счетного триггера соединены с первыми входами элементов ИЛИ, выходы которых связаны с управляющими входами разрядных ключей в цепи обратной связи интегрирующего усилителя (3).

611218

Однако такое устройство имеет большие по грешности при интегрировании апериодического сигнала с нулевой изолиниай. Действительно, при наличии на входе дискретно. аналогового интегратора нулевого наприжения медленное нарастание выходного напряжения интегрирующего усилителя будет происходить за счет его напряжения и тока смещения и, при срабать1вании порогового блока, ошибка будет накапливаться на реверсивном счетчике, а, следовательно, и на выходе дискретно аналогового интегратора.

Цель изобретения — повышение точности интегрирования.

Для этого в устройство введен блок сравнения, вход которого подключен к источнику вход- 5 ного сигнала, а выход — ко вторым входам элементов ИЛИ.

На чертеже представлена функциональная схе-. ма дискретно-аналогового интегратора.

Он состоит из интегрирующего усилителя 1 20 с двумя накопительными конденсаторами 2 и демпфирующим конденсатором 3, включенными в цепь обратной связи усилителя 4, а также разрядными ключами 5 и клюами б, которые производят переключение конденсаторов 2. Дампфирующий -,5 конденсатор производит сглаживание всплеска напряжения на выходе интегрирующего усилителя во время переключения конденсаторов 2.

Выход интегрирующего усилителя 1 через пер вуЮ пару разделительных диодов 7. подключен ко 30 входам инвертора 8 и порогового блока 9. Выход инвертора 8 через вторую пару разделительных диодов 10 подключен ко входам порогового блока 9 и блока управления 11, предназначенного для переключения режимов работы реверсивного счет- з чика 12. Выход порогового блока 9 подключен ко входу счетного триггера 13 и счетному входу реверсивного счетчика 12. Реверсивный счетчик управляет работой цифроаналогового преобразователя (ЦАП) 14, Выходы счетного триггера 13 че- 40 реэ элементы ИЛИ 15 и 16 подключены к управляющим входам ключей 5 и 6, причем вторые входы элементов ИЛИ 15 и 16 подключены к выходу блока сравнения 17, соединенного с источником входного сиг зла 18. 45

Выход ЦАП 14 подключен ко входу сумматора 19, ко второму входу которого подсоединен выход интегрирующего усилителя 1.

Работа дискретно-аналогового интегратора происходит следующим образом. 50

При включении напряжения .питания триггер 13 может находиться в любом состоянии. При наличии входного напряжения блок сравнения 17 разрешает прохождение сигнала на элементы ИЛИ 15 и 16 от триггера 13. При этом на выходе одного из эле- 55 ментов ИЛИ появляется логическая "1", а на втором — логическии "0". Открытьй разрядньй ключ 5 шунтирует один из накопительных конденсаторов и интегрирование происходит на том накопительном конденсаторе, который в данньй момент не шунтируется. Этот же импульс поступает на счетный вход реверсивного счетчика 12. При этом элементы ИЛИ 15 и 16 и соответственно ключи 5 и 6 меняют свое состояние и начинается интегрирование на втором накопительном конденсаторе. При достижении выходного напряжения интегрирующего усилителя 1 пороговой величины снова вырабатывается импульс на пороговом блоке 9, которьй возвращает триггер 13 в первоначальное состоянче и так далее.

На ЦАП формируется ступенчатое напряжение, которое иа сумматоре 19 складывается с пилооб разным.

Если полярность входного напряжения положительна, то блок управления 11 переключает реверсивный счетчик 12 на режим "сложения", если же входное напряжение отрицательной полярности, то реверсивный счетчик 12 через блок управления 11 переходит на ражим "вычитания".

Если входное напряжение близко к нулевому, то срабатывает блок сравнения 17, который переводит элементы ИЛИ 15 и 16 в одинаковое положение, при котором открываются все ключи, запрещая дальнейшее интегрирование на интегрирующем усилителе. Зона нечувствительности определяется установкой пороговой величины в блоке сравнения 17, Предлагаемьй дискрепю-аналоговьй интегратор разработан для использования в тренажере для моделирования движения динамического объекта, I управление которым осуществляется с помощью органов управления с несколькими степенями свог, При этом особенно важно, чтобы при нейтральном положении органов управления, либо при управлении по одной иэ степеней свободы, на выходах, соответствующих остальным степеням свободы, не накапливалась ошибка интегрирования за счет напряжения и тока смещения, что ведет к имитации перемещения объекта без сигналов управления, А так, как такой режим возможен длительное время, то величина ошибки интегрирования при использовании известных схем интеграторов может быть значительной.

Формула изобретения

Дискретно-аналоговый интегратор, содержащий интегрирующий усилитель с разрядными ключами в цепи обратной связи, выход которого через первую пару разделительных диодов подключен соответственно ко входам порогового блока и инвертора, выходом соединенного через вторую пару разделительных диодов со входами порогового блока и блока управления, выход порогового блока связан со входом счетного триггера и счетным входом реверсивного счетчика, управляющие входы которого подключены к блоку управления, выход реверсивного счетчика через цифро. аналоговый пре611218

Составитель С. Белан

Техред М. Борисова

Kopp6KToP f$. Ковалева

Вдактор Н. Каменская

Тираж 826 Подлисное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб.. д.4/5

Заказ 3158/40

Филиал ППП Патент, г, Ужгород, ул. Проектная, 4 обраэователь подключен к первому входу суммато. ра, второй вход которого связан с выходом интег. риру1ощего усилителя, выходы счетного триггера соединены с первыми входами элементов ИЛИ, вь: хОды которых связаны с управляющими вхОдами разрядных ключей в цепи обратной связи интегрирующего усилителя, отличающийся тем, что, с целью повышения точности интегрирования, в него введен блок сравнения, вход которого подключен к источнику входного сигнала, а выход — ко вторым входам элементов ИЛИ.

Источники информации, принятые во внимание при экспертизе:

1. Сборник "Аналоговая и аналого-цифровая вычислительная техника", М., "Советское радио", вып, 6, 1976, статья А. И. Годунова и др. нЭлектронный шаговый ингегратор".

2. Патент США М 354320, кл. 235- ИЗ, 1971.

3. Авторское свидетельство СССР У 370614, кл. G 06 G 7/18, 1970.