Долговременное запоминающее устройство для воспроизведения функций

 

Сотоз Советских

Социалистических

Республик

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) За явлено18,03,76 (21)2336387/18-2 с присоединением заявки № (23) Приоритет (43) Опубликовано 15 06,78, Бюллетень №2 (45) Дата опубликования описания 15.05.78 (11>, 611262

2 (51) М. Кл.

Ст 11 С 17/00

Гасударственный номнтет

Совета Министров СССР ао делам изобретений и открытий (53) УДК 681,327.6 (088,8) В, И, ?Кабин, В. И. Корнейчук, В, В. Макаров и В. П. Тарасенко (72) Авторы изобретения (71) Заявитель

Киевский ордена Ленина политехнический институт имени 50-летия

Великой Октябрьской Социалистической революции (54 ) ДОЛГОВРЕМЕННОЕ ЗАПОМИНАЮШЕЕ УСТРОЙСТВО

ДЛЯ ВОСПРОИЗВЕДЕНИЯ ФУНКБИЙ

5, Изобретение относится к вычислительной технике, в частности к запоминающим устройствам электронных вычислительных машин.

Известны долговременные запомйнающие устройства для воспроизведения функции, одно из которых содержит входной регистр, выходы которого соединены со входами дешифратора, шифраторы и коммутационные поля, подключенные к выходам шифраторов. 1п

Известное устройство имеет низкую эффективность работы в реальном масштабе вре,мени, когда информация поступает на вход устройства непосредственно с.преобразователей аналог- код. Наиболее близким к 1ь изобретению техническим решением является устройство, содержащее входной регистр, выходы которого соединены со входами дешифратора, шифраторы, одноименные входы которых соединены с: соответствующими выхо- 20 дами дешифратора, а выходы - со входами соответствующих элементов ИЛИ, и первую шину управления, соединенную с первым входом входного регистра, ко второму входу котОрого подключена информационная 25 шина. Это известное устройство имеет ниэкое быстродействие при работе в реальном масштабе времени из-за невозможности формирования управляющих воздействий для исполнительного органа системы управления до полного накопления входной информации

Белью изобретении является увеличение быстродействия, В предлагаемом устройстве это достигается тем, что оно содержит управлякедие ключи, блок задержки, счетчик и вторую и третью шины управления, при этом первые входы управляющих ключей и вход блока задержки соединены со второй шиной управления, вторые входы управляя>щих ключей, кроме первого, соединены с соответствующими выходами дешифратора, выход блока задержки подключен к третьему входу входного регистра, а выходы управляющих ключей соединены с управлятопвтм вхо-. дом соответствующего шифратора, вьасоды элементов ИЛИ подключены к одним иэ входов счетчика, другие входы которого соединены с первой и третьей шинами управления.

На чертеже представлена структурная ,схема предлагаемого устройства.

Оно достоит из входного регистра 1, ge шифратора 2, шифраторов 3, управляющих ключей 4, элементов ИЛИ 8, счетчика 8, блока 7 задержки, информационной шины 8, первой шины 9 управления, второй шины 10 управления и третьей шины 11 управления. *

В исходном состоянии в первом разряде входного регистра 1 записана единица, а в остальных разрядах - нули, Управляющие ключи 4 выполнены на триггерах„первый иэ которых установлен в единичное состояние, а остальные - в нулевое. Счетчик 6 установлен в нулевое состояние.

Для воспроизведения функции выполняется

Г(цикловр каждый иэ которых состоит из 5 двух тактов, К началу каждого 1 -го цикла по информационной шине 8 поступает значение ) -го разряда аргумента. По шине

9 поступает управляющий сигнал, производящий сдвиг информации во входном регистре щ

1 и в счетчике 6, 8 результате .этого в (1 + 1)-й разряд входного регистра 1 записывается единица,-а в 4 младших разрядах входного регистра 1 образуется код, . определяемый поступившими к этому времени 2s разрядами операнда, На выходах шифратора

3 образуется код, определяемый кодом на выходе входного регистра 1, Во втором такте по шине 11 поступает управляющий сит нал, по которому код с выходов элементов о

ИЛИ 5 суммируется с кодом, находящимся в счетчике 6. На этом заканчивается один

Ф цикл воспроизведения функции.

flocw выполнения g /2 циклов по шине

10 поступает управляющий сигнал, период следэввний которого в rg /2. раз больше времени, затрачимемого на выполнение од ного цикла. По атому упрааляюдсему сигналу первый триггер устанавлицается в нулеsos состояние, в один иэ оставшихся - в 4о единичное (это определяется тем, на какой

as выходных шин дешифраторв: 2 имеется единичный сигнал). По этому же управляющему сигналу через время, определяемое блоком 7, входной регистр 1 устанавли- 45 веется в первоначальное положение. Затем выполняется еще И /2 циклов, В результате выполнения циклов в счетчике 6 формируется код, значение которого равно значению функции при заданном значении аргумента.

Таким образом, в предлагаемом устройс1 ве значение воспроизводимой функции вььчисляется за И циклов, причем старший разряд этого значения (B избыточном коде), который несет большую информацию о величине управляющего воздействия для исполнительного органа системы управления, вы числяется в первом пикле, а процесс форми-. рования полного кода результата совмещает ся с процессом ввода разрядов аргумента. .Это обуславливает эффективное использоваI ние, предлагаемого устройства в системах уйравления процессами в реальном масштабе. времени. Кроме того, предлагаемое устройство позволяет уменьшить аппаратуриые затраты в 2,5 раза. формула изобретения долговременное запоминающее устройство для воспроизведения функций, содержащее входной регистр, выходы которого соединены со входами дешифрвтора, шифраторы, одноименные входи которых соединены с соответствующими выходами дешифрвтора, а выходы - со входами соответствующих элементов

ИЛИ, и первую шину унрввления, соединенную с первым входом входного регистра, ко второму входу которого подключена информационная шина, о т л и ч а ю щ е е с я тем, что, с целью увеличения быстродейст-. вия устройства, оио содержит управляющие ключи, блок задержки, счетчик и вторую и третью шины управления, при этом нервые входы управляккдих ключей и вход блока задержки соединены со второй шиной управления, вторые входы управляющих ключей, кроме первого, соединены е соответствующими выходами дешифраФора, выход блока задержки подключен к третьему входу входного регистра, а выходы уцравляющих ключей соединены с управлякндим входом соответствующего шифратора, выходы элементов ИЛИ, подключены к одним as входов счетчика, другие входы которого соединены с первой и третьей шинами управления, 611252

Составитель 8. Вакар

Редактор Д..Тюрина Текред Э. Чужих.

Корректор В. Сердюк

Филиал ППП Патент, r. Ужгород, ул. Проектнаа, 4

Заказ 3163/42 Тираж 717 Подписное

0НИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открьггий

113035, Москва, )K-35, Раушская наб., д. 4/S