Шифратор для трансформаторного постоянного запоминающего устройства

 

!

»! 613399

ОПИСАН ИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союв Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 20.02.76 (21) 2324820/18-24 с присоединением заявки № (23) Приоритет (43) Опубликовано 30.06.78. Бюллетень № 24 (45) Дата опубликования описания 13.06.78

Государственный комитет

Совета й1инистров СССР (53) УДК 627.328.6 (088.8) ло лелам изобретений и открытий (72) Авторы изобретения

Н. Н. Журавский, В. К, Померко, А. М. Селигей и Д. С. Тростянецкий

Киевский ордена Трудового Красного Знамени завод электронных вычислительных и управляющих машин (71) Заявитель (54) ШИФРАТОР ДЛЯ ТРАНСФОРМАТОРНОГО ПОСТОЯННОГО

ЗАПОМ И НАЮ ЩЕГО УСТРОЙ СТВА

Изобретение относится к запоминающим устройствам и может быть использовано в автоматике и вычислительной технике.

Известны шифраторы для трансформаторных постоянных запоминающих устройств, содержащие диоды, подключенные катодами к началам выходных обмоток запоминающих трансформаторов, кроме последнего, а аноды диодов подсоединены к началу выходной обмотки последнего запоминающего трансформатора (1).

Наиболее близким к изобретению является шифратор, содержащий выходные обмотки, которые прошивают соответствующие сердечники и подключены своими концами, кроме последней, к выходным шинам устройства, конец последней выходной обмотки соединен с шиной нулевого потенциала, и шину питания (2).

Недостатком известных шифраторов является сравнительно большой разброс во времени и по амплитуде сигналов, считанных с запоминающих трансформаторов, что снижает надежность шифратора.

Целью изобретения является повышение надежности шифратора.

Цель достигается тем, что шифратор содержит транзистор, коллектор которого соединен с началами всех выходных обмоток, кроме последней, и через резистор — с шиной питания, база транзистора соединена с началом последней выходной обмотки, а эмиттер — с шиной нулевого потенциала.

На фиг. 1 представлена электрическая схе5 ма шифратора; на фиг. 2 — временная диаграмма трех последовательных тактов работы шифратора.

Шифратор содержит выходные обмотки

1 — 3, которые прошивают сердечники 4 — 6 и

10 подключены соответственно к транзисторам

7 — 9 с общим эмнттером; резисторы 10, 11 один конец которых нодключсн соответственно к базам транзисторов 7, 8 и к концам выходных обмоток 1, 2, а начала этих обмоток

15 объедннсны и подключены к коллектору транзистора 9; резистор 12, один конец которого подключен к началу выходной обмотки

3, конец которой соединен с шиной нулевого потенциала. Вторые концы всех резисторов 10 — 12 подключены и шине нулевого потенциала.

Коллекторы всех транзисторов 7 — 9 подключены через соответствующие резисторы

13 — 15 к шине питания +Е. К коллекторам транзисторов 7, 8 подключены разрядные выходные шины 16, 17. Сердечники 4 — 6 образуют с выходными обмотками 1 — 3 группы 18, соответствующие разрядам четверичной системы счисления. В качестве примера

30 показан набор кодовым проводом 19 четвер613399

+Е гт

Составитель В. Гуркина

Риа, Г

Типография, пр. Сапунова, 2 тичного кода 23... О. Шифратор работает следующим образом.

Пусть ток 20 опроса (см. фиг. 2) индуктирует сигналы на выходных обмотках 2, 3 групп 18 тех сердечников, через которые проходит кодовый провод. Тогда на выходе шифратора будет код 10, 11... 00. На временной диаграмме показаны-три последовательных такта работы шифратора, когда возбужденный кодовый провод 19 проходит через сердечники 4 — 6 групп 18. В первом такте отрицательный сигнал 21 запирает транзистор 7, что соответствует коду 01. Во втором такте отрицательный сигнал 22 запирает транзистор 8, что соответствует коду 10. В третьем такте положительный сигнал 23 открывает транзистор 9, при этом транзисторы 7 и 8 запираются, что соответствует коду

11. Выходные сигналы 24 и 25 представляют сигналы на выходных шинах 18 и 17, единице соответствует положительный импульс.

Технико-экономический эффект изобретения состоит в том, что за счет подключения коллектора транзистора 9 к точке объединения начал выходных обмоток, прошивающих соответствующие сердечники, кроме последней, осуществляется шифрация непосредственно в накопителе и на выходных шинах информации выдается в двоичной системе счисления. Это позволяет сократить электронное оборудование, а следовательно повысить надежность шифратора.

Формула изобретения

Шифратор для трансформаторного постоянного запоминающего устройства, содержащий выходные обмотки, которые прошивают

10 соответствующие сердечники и подключены своими концами, кроме последней, к выходным шинам устройства, конец последней выходной обмотки соединен с шиной нулевого потенциала, и шину питания, о т л и ч а ю15 шийся тем, что, с целью повышения надежности шифратора, он содержит транзистор, коллектор которого соединен с началом всех выходных обмоток, кроме последней, и через резистор с шиной питания, база тран20 зистора соединена с началом последней выходной обмотки, а эмиттер — с шиной нулевого потенциала.

Источники информации, принятые во внимание при экспертизе

25 1, Авторское . свидетельство СССР № 233748, кл. G 11С 17/00, 1966.

2. Авторское свидетельство СССР № 491160, кл. G 11С 17/00, 1974.

Редактор А. Купрякова Техред И. Михайлова

Корректор И. Позняковская

Заказ 1131716 Изд. № 495 Тираж 734 Подписное

НПО Государственного комитета Совета

Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Шифратор для трансформаторного постоянного запоминающего устройства Шифратор для трансформаторного постоянного запоминающего устройства 

 

Похожие патенты:

Изобретение относится к ПЗУ Х-конфигурации

Изобретение относится к вычислительной цифровой технике, конкретно к конструкции ячейки памяти с вертикально расположенными друг над другом пересечениями

Изобретение относится к устройству для создания отрицательного высокого напряжения, которое требуется, например, для программирования электрически стираемой программируемой постоянной флэш-памяти

Изобретение относится к схеме для генерации отрицательных напряжений с первым транзистором, первый вывод которого соединен с входным выводом схемы и второй вывод которого соединен с выходным выводом схемы и вывод затвора которого соединен через первый конденсатор с первым выводом тактового сигнала, со вторым транзистором, первый вывод которого соединен с выводом затвора первого транзистора, второй вывод которого соединен со вторым выводом первого транзистора и вывод затвора которого соединен с первым выводом первого транзистора и со вторым конденсатором, первый вывод которого соединен со вторым выводом первого транзистора, а второй вывод которого соединен со вторым выводом тактового сигнала, причем транзисторы являются МОП-транзисторами, выполненными, по меньшей мере, в одном тройном кармане (Triple Well)

Изобретение относится к средствам, обеспечивающим возможность адресации в устройстве, содержащем один или более объемных элементов

Изобретение относится к устройству хранения данных, к способу осуществления бездеструктивного считывания данных и способу придания поляризации парам субъячеек памяти

Изобретение относится к игровым системам и, в частности, к способам и средствам, позволяющим определять местоположение игрового устройства в казино
Наверх