Адаптивный дельта-модулятор

 

ОП КСАН И Е

ИЗОБРЕТЕН ИЯ

К ПАТЕНТУ

Союз Советских

Социалистицеских

Реслублик (») 62О231 (61) Дополнительный к патенту (22) Заявлено 27.12.74 (21) 2099322/18-09 (23) Приоритет — (32) 28,12.73 г (51) М. Кл.

Н 04 В 1 9/00//

/ Н 03 К 13/00

Государственно!й комитет

Совотв Министров СССР оо долом ивобротоннй н отхро(тнй (3 () 31 2/74 (331 Япония (43) Опуб.;.:.нковано1 0.08.78. Бюллетень №30 (46

Т,. ао Мория и Казуо Мурано (Япония) (72) Авторы наобретення

Иностранная фирма

"Фудзицу Лимитед" (Япония) (54) АДАПТИВНЫЙ ДЕЛ ЬТА-МОДУЛ)-(TOP

Изобретение относится к радиосвязи и мо)кет использоваться в устройствах, корректируюших перекрестные искажения дельТ3- 1(>;lxлированного сигнала, возникающие ме)кду оконечными кодирующимп и декодируюшими устройствами.

Известен адаптивный дельта-модулятор, содержащий компаратор, к одному из его входов подклк)чен выход интегрирую|пегO о.10ка, а также анализатор сигнала, выход которого соединен с формирователем шага квантования (().

Однако известное устройство не обеспечивает достаточный динамический диапазон адаптации и имеет низкую точность коррекш|и искажспий, Цель изобретения — - расширение динамического диапазона адаптации и повышение точности коррекции.

Для этого в предлагаемый адаптивиь|й дельт.-модулятор введены узел блокировки, блок считывания, интегрирующий генератор ступенчатого сигнала. счетчик синхроимпульсов, элемент задержки и элементы ИЛИ и И, при этом выход компаратора подключен к входам анализатора сигнала непосредственно и через элемент задержки, а к вхо,<у интегриру|ощего блока — |срез;|и сер:1руюший генератор ступенч лого с||гна 13, к управляющим Входам коl<>j)ol и к вхо:1;1 >Н уз, !3 олок,lpoBf(;i и олока с «пь:Вапи» и(, ил к;

5 чсH1>l соответствую!цис выдано,hl формпрoI),I) с.|я шага квантования, к управля|о|цему В. оДУ ЭТОГО фОР !ИРОВЗТС1|! !I() lf(1ЮЧ(гн O+IHI li ( выходов узла блокировки, другие F>h.i<,)h!

l(OT0P010 ПОДК1ЮЧСНЫ К СООТВСICTB, f0!I И 1

|О

О ВХО.|3 3Н3 |иза 0(|и(3 |изатора и счет(|ика синхрои<м!|ульсов под.

КЛЮ>i(И СО()ТI!(. T ТВ><ЮЦ!.Iй ВЫХОД 010I(3 СЧi(1 hi

Ва ll! I Я. и;10 П()Л и ИТ ЕЛЬ п 1й(В Ы."ОДЬ! d li i!Л ИЗ ii Т O— ра (и|1|ила через послс|ов пс !ш|о с кдипсHl:ь|(->. 1 Сме|!Ты И>> (И И И П0 11(1Ю IС||Ь< I(О (HO:(! >, 15 из Вх<,ов счетчика си .|крои III),ihcoB, к други)1 входам которого подкл|очс иь< соотвстCT B (. H H O В Ь! Х 0 Д Ъ| 0 Л 01 3 С Ч И Т! >I R d H l i )I. К Р О М С того, llil управляющие входы ко)| аратора, 3I! а, 1 из ! <3 И Э.IСХI(1!Та c l Пода н!з(СИ НХРО..М1»ГЛ Ьс Ь1: ii H3.! 1!3 3ТОР СИ Г li(l I 3 COCтоит |з -;,<емсита;(исключительное (ЛИ», ВЫХОД f(OTOPOI О Ч(<)ЕЗ 1100.1(. ДОВ(11 Е 1ЬНО (ОЕ динсииые первый эл ICHT И и первый счетчик подключен ко гходам первого порогOBoI O О, 10 К(1, 3 (IP P(. :! i 25 !1(HI!hi(пl!В(>рТОр, ВТОрОИ Э,1емент И II ВТО62023! рой счетчик — к входам второго порогoHOго блока, а выходы первого и второго IJO()оговых бл(жов подключены к входам первого выходного элемента И соответств«Jill« срез второй инвертор и через эс!с ic(;(ИЛИ, а к другим входам первого выходного элсмента И подключены со)твстстве)ьно выход третьего инвертора и Вх(,д второго выходного элеме!гга И, к другим входам которых подключены cîoòâåòñòâåíío выходы первого порогового блока и четвертого инвертора, причем к це!щ сороса первого счетчика подключены через элемент ИЛИ выходы первого порогового блока и первого инвертора, к цепи сброса второго счетчика — через соответствующий элемент ИЛИ выход второго порогового блока и соответствующий вход первого элемента И, а на управляющие входы первого и второго элементов И и первого и второго выходных элементов И подаНЫ СИHХРОИМПУЛbCI>I.

На чертеже изображена структурная электрическая схема предлагаемого :,стройства.

Лдаптивн!1Й дельта-чодулятор содерж(гг компаратор 1, к одному из входов которого подключен выход интегрирующего блока 2, анализатор 3 сигнала, его выход соединен с формирователем 4 шага квантования, узел блокировки 5, блок 6 считывания, интегрирующий генератор 7 ступснчатог0 си!.Иа,за, счетчик 8 сиихроимпульсов, элемент 9 задержки и элементы ИЛИ 10 и И 1(, при этом выход компаратора 1 подключен к входам анализатора 3 непосредственно и через элемент 9 задержки, а к входу интегрирующего блока 2 — через интегрирующий генератор 7 ступенчатого сигнала, к управляющим входам которого и к входам узла блокировки 5 и блока 6 считывания подключены соответствующие выходы формирователя 4 шага квантования, к управлякицему входу этого формйрователя подключен 0;lilff из выходов узла 5 блокировки, другие выход»«>торого подключены к соответствующим входам анализатора 3 сигнала, к цепям сброса анализатора 3 и счетчика 8 синхроимпульсов годключен соотвсгствующий выход блока 6 . «чптываш)я, а доп,7ilHieльные выхо,bJ анализатора 3 (ill нала через последовательно сос,синенныс элсчснты ИЛИ 10 и И l l полк 11» I(JHJI к однсгх!у из входов счетчика 8 ciilfХ(>: !! )!! !), I l>(ОВ, !.,1!) «ГИ )1 BXO тах! Кото )ОГО Ilo,iK, f .0 i ill>l «00 Гвс 7 «твен J10 выхо !ы Олока 6 сч!!. I ына пня> к(эомс Гоп), II8 управляющие Bx07!>f

1сочпаратора 1, анализатора 3 сигнала и э.!ем«1!Tс И 1! ИО. cIHJ>f си!1хрОи >1 пульс ы.

Анализ()тор 3 сигнала состоит из элемента «ис!с!!Очитсльное ИЛИ» 12, выход которого 1«р«:1:юследователы!о соединенные первый 3.((емс IT И 13 и первый счетчик 14 подключен к входам первого порогoPîãî блока

l5, а через последовательно со«лип«нные,пвертор 16, второй элем«и i И 17 и второй счетчик 18 -- к входам второго порогов(> О блока 19, а,выходы псрвогo!f второго пороговых блоков lo, 9 пс)дключепы к вхо75! .I псрвогÎ выхо цюго элечепта 1! 20 соотисти вснно через второй пнвертор 21 " через

>с!«ч«ИT ИЛИ 22, а к другим входа)! !Срвоi 0 >)ыход11осо эле 1«Hòà И 20 подключен! i co((п)(!còëåHHî выход третьего !!!)вертора 23 II

13õ(д второго выпходног0 элемента И 24, к др, г!!", входач f(QTopf>fx !!одключены «001в(1«твс нпо выход первого порогового блока ; ) и четвертого инвертора 25, причем к ь«IIH сс)роса первого с(етчика 14 1«с)дкл10 i«пы черсз элемент ИЛИ 26 выходы п«рвого поро! Ово! О б Лок«! 1;о H li(pf)of o ин!>сртора 16, к цепи сброса второго счетчика 18 — - через сосхгветствующий э.!«мент ИЛИ 27. выход второго порогового смока 19 и сс)отве)с)вую)5 щий выход первого э fc)feifT;I И 13, а на управ,!яющие входы перво(о и ьторого э ie!IeHтов И 13, 17 и первого и второго пыхо JII:;Is элементов И 20, 24 поданы с!!пхроимпульсы.

Устройство работает слсдуюисим Образом, Входной сигнал Ioc7y:.1ает а ii.,().-. «0)fпаратора 1, где сравпивастся с сигна,.юч от интегрирующего блока 2, а затсм в анализатор 3. При р300Т счетчика 14 счетчик

18 блокируется при помощи ii>iuepiopa !6, при этом счетчик 8 подсчитывает ерез эле2g мент ИЛ(! 28 полную послсдоватсльиость двоичных сигналов, пост) пающих на счс.гчики 4, 1 8. В мом(н 1 (1) !)>((!ß fièè уз.!О >>1;) 0.10hHpoBl(lI состояния фор>>!и!)ОИ(1 1ел51 4, встствуюп!егс) максимальному либо чинима.)шюму размеру If!el! а. !с)с:i ц«fll> инвертора 25 и выходной э,)см !Iт (1 24 блокируется формирователь 4, в результат. пе доfJy(I(H«f c5J еРо I7cp«хОл и бо,:Jcc Hhfcohoe co(тсгяH5ie, а через цепь пнвертор 23 и выходной элечепт И 20 — - в более низкое состоянис.

Если )кс состояние формирователя 4 не соответствует никакому разчеру шага, то он возв ра 1ца ется в исход! юе состояние.

Состояние формирователя 4 считывается блоко,l 6 считывания, который фиксирует размер шага, реализуемый в каждый дан4О ный момент времени. Размером шага 01ipeделяется пороговый уровень, и ссли состояние счетчика 8 становится равным пороговому уровню, то он через элемент И,!И 22 и выходной элемент И 20 переводит форм114 роватсль 4 в более низкое состояние, что приводит к учсньшению на единицу размера шага. С !етчик 14 устанавлива«Tc5I в нулевое с(» таяние, ссли два псгслсдоват(льных двоичных дельта-модулированных выходных с111нала, проход51цсих через элемент ИЛИ 26, 5С) различны или если размер шага увс, шчивается на единицу. Аналогично счет шк 18 устанавливается и нулевое состояние, если два пск ледовательпых двоичных дельта-модулирован ых выходных сип!ала, проходя)цис через э:ц чсч т ИЛИ 27, одинаковы или если, разм«р шага уменьп:астся на единицу. Счетili!(8 у«танавливается в нулевое состояние, ec, 1! Из «effcff ffe 11! HJ а !>!Лзы вдет(я ci! Гнало 1, нос P), f H юс(си. H {«pe э. I()I(H I И,, ! 1 28. (.-) «т05I H H (. ф О р )1 и () О ь а тe>J 5 4 с >и ты на (. .Тс 51

6з и н l (гри !), Joi!(HA! Гсне() >торох> 7, KÎTopr>IH Вы620231 рабатывает сип1ал, соответствующий правильному размеру шага, и подает этот сигII Ii! ня интегрируюп,ий блок 2. Сигнал с выход» интегрирующего блока 2 сравнивается с 13х1>д11ым I II I»IÎÃÎÂûì сиГнало. 1 В компарг1торс 1. Б элементе задер)кки 9 производится задсржк» дельта-модулированноГО сиГнала на время одной выборки, а элемент «исключающее ИЛИ» 12 вырабатывает сигналы, являющиеся входными для анализатора 3, подавая на него код «1», если два последо- 1о вателш1ых двоичных сигнала одинаковы, и код «О», если два последовательных двоичных сигнала различны.

Лдаптивный дельта-модулятор анал11знрует несколько предшествуюнп1х двоичных с и гнали>в и дискретно меняет р»зм p шага, с которым п()оизводятся Выоорки Бы,,однОГО сигнала, производя сжатие и растяжение выходнОГО си Гн».1».

Формула изобретени»

Адаптивный дельта-модулятор, содержа1пий компаратор, к одному из входов которого подключен выход интегрирующего блока,. а также анализатор сигнала, его выход соединен с формирователем шага квантования, отли3.сиои ийся тем, что, с целью расширения динамического диапазона адаптации и повышения точности коррекции, введены зо узел олокировки, блок считывания, интегрируюш,lй генератор ступенчатого сигнала, счет1 1к синхроимпу;IbcoB, элемент задержки и элементы ИЛИ и И, при этом выходкомпаратора подключен к входам анализатора сигнала непосредственно и через элемент за- зз держки, а к входу интегрирующего блока— через интегрирующий генератор ступенчатого сигнала, к управля)ощим входам которого и к входам узла блокировки и блока считывания подключены соответствующие выходы формирователя шага квантования, к управляющему входу этого формирователя подключен один из выходов узла блокировки, друг! IC выходы которого подключены к с1)огветствук)1цим входам анализатора сигнала, к цепям сброса последнего и счетчика синхроимпульсов подкл1о1ен co<>TBptc1вующий выход блг>ка с IH IB!вания, а дополнительные выходы анализа ГОра сигнал» чс,)r з пос.1едовятельно спелиn иные элементы 1)1ЛИ и И подключ I!I>l к одному из входов счетчика синхроимпульсов, к другим входам которого подключены соответственно выходы блока считывания, кроме того, -I» управляющие входы компаратора, анализатора сигнала и элемента И поданы синхроимпульсы.

2. Устройство по и. 1, отличаю1цееся .-.ем, что анализатор сигнала c!)cTQHl из элемент»

«исключительное ИЛИ», выход которого через последовательно сое;111ненньiå первый элемент И и первый счетчик подключен к B."i>дам первого порогового o,)ока, а чсрез последовательно соединенные и:iBepiop. второй элемент И и второй счетчик -- к в;одам вгорого порогового блока, а выходы первого и второго пороговых блоков подключе!bl ко входам первого выходного элемента И Гоо;— ветственно через второй ин1зертор и злеме11т

ИЛИ, а к другим входам первого выход1.:ого элемента И подключены соответственно выход третьего инвертора и вход второго выходного элемента И, к другим входам которых подключены соответственно выходы первого порогового блока и четвергого инвертора, причем к цепи сброся первогi> счетчика подключены через элемент ИЛИ выходы первого порогового блока и первого инвертора, к цепи сброс-, второго -.ст

ЧИКа — ЧЕРЕЗ СОО-,ВС-,СтВУЮЩИй ЭЛ )Ioпт

ИЛИ выход второго порогового блока н соответствующий вход первого элемента И. а на управляющие входы первого «второго элементов И и первого и второго выходных элементов И поданы синхроимпульсь1.

Источники информации, принятые во в!»iмание при экспертизе:

1. ЕЕЕ. Tr ansactions on Commtinic»tion

Techno1og, том 19, ¹ 4 Vill, 1971, с. 523-—

527.

1! ! ! .

1

Г. П: . I: ° ti ц i ;!i, г!(. i,:,-;и: v,, 1; ... д;Д

1 1:Й35, Моск г ., г, . :-..:; ":, я;:;-. i д. !;=

Фил:".и ill(I «I!;iт<::. ..". » рк., у„, I (р .и и::.:.я. 4

1 ! Г

1

) -" я1,. 1 Ф !

l .. .

|