Устройство для кодирования с исправлением пакетных ошибок

 

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву (22) ЗаЯвлено 16.11.76 (21) 2421281/18-24 с присоединением заявки № (23) Приоритет (43) Опубликовано15.09.78.Бюллетень № 34 (45) Дата опубликования описания 02.08.78

Государственный комитет

Воовтв Министров СИР по делам изобретений н отйрытий (72) Автор изобретения

C. И. Жегалов

Ордена Ленина институт проблем управления (71) Заявитель (54) УСТРОЙСТВО ДЛЯ КОДИРОВАНИЯ,. С ИСПРАВЛЕНИЕМ

ПАКЕТНЫХ ОШИБОК

Изобретение относится к электронным дискретным устройствам автоматики, телемеханики, вычислительной техники и связи. Оно предназначено для использования в системах передачи и хранения дискретной информации в качестве устройства для кодирования двоичной информации и исправлением пакетов ошибок.

Известны устройства кэдирования, используемые для борьбы с пакетными ошибками (lj. Эти устройства содержат регистры сдвига, схемы сложения, схемы умножения.

Недостатком таких устройств является то, что их можно применять для ограниченных областей значений скорости церецачи g (и, -отнэшение числа двоичных информационных символов, поступающих на вход кодируюшегэ устройства„к. общему числу информационных и проверочных, передаваемых с выхода устройства в единицу времени} и параметровф и 13 где g — максимальная длина защитного интервала (двоичных символов), необходимого для исправлении любого пакета ошибок длины Ъ двоичных символов или, меньше.;

Наиболее близким к данному изобретению по технической сущности является устройство кодирования $2), содержащее дваблокарегистров сдвига и два блока сумматоров по модулю два, выходы кото рых соединены соответственно со входами блоков регистров сдвига.

Недостатком этого устройства являет ся ограниченность области его применения.

Целью изобретения является расширение области применения > устройства за счет устранения жесткой связи между параметрами.

Это достигается тем, что в предлага емое устройство введены третий блок. регистров сдвига, третий блок сумматоров по модулю два, блок умножения и три блока переключений, причем входы устройст ва соединены с первыми группами входов блока умножения и первого блэка сумматоров пэ модулю два и являются первой группой выходов устройства, выходы тре25 тьего блэка регистров сдвига соединены

624376 со второй группой входов блока умноже-. ния и со входами третьего блока сумматоров по модулю два, выходы которого . соединены со входами третьего блока регистров сдвига, выходы блока умноже. ния соединены с первой группой входов второго.з блока 1сумматорэв по модулю два, выходы первого блока регистров сдвига являются второй группой выходов устройства и соединены со входами первого блока переключений, выходы котoporb соедине- !О ны со второй группой входов первого блока сумматоров по модулю два, выходы второго блока регистров сдвига соединены со вхэдами второго и третьего блоков переключений, выходы второгэ блока пе- 15 реключений соединены со втэрой группой входов второго блока сумматоров по модулю два, выходы третьего блока переключений соединены. с третьей группой входов первого блока сумматоров по модулю 20 дв&»

На чертеже показана блок-схема устройства.

Устройство кодирования содержит три блока регистров сдвига 1, 2, 3, три бло- 25 ка сумматоров по модулю два 4, 5, 6, блок умножения 7, три блока переключений 8, 9, 10.

Перед началом работы блоки переключений 8, 10 замкнуты (входы блока сое- 30 динены соответственно с выходами), блок переключений 9 разомкнут, блоки регистров 1, 2, состоящие каждый из} -разрядных регистрэв сдвига (1=г 4, где

V f произвольные натуральные числа) со- 35 о держат нули, блок регистров 3, содержащий ttf -разрядный регистр сдвига, находится в состоянии 1,0,..., 0 (одна единица и Щ-g нулей). Далее, в течение К р тактов времени (Я "-,фС; С -произвольное 4О натуральное число,С 2"л-i) двоичные символы, подлежащие кодированию, посту:пают на N входов 11 устройства кодирования (no одному символу в кжкдый такт времени на каждый иза входов). С N 45 входов 11 информационные символы поступают на первую группу выходов »2, на первую группу входов 13 блока умножения, на первую группу входов 14 блэка сумматоров 5. На вторую группу входов 50

15 блока умножения пэступают сигналы с с выходов 16 блока регистров 3. Блэк регистров 3 и блок сумматоров 6 функционируют так, что в первые р из этих К тактов времени íà ttf выходах 16 появ- ляется последовательность 1,0,...,0 (одна единица иЩ-1 нулей), в следующие тактов-последовательность, являющаяся д двоичными кээффициентами полинома@Х), гдето () -эстаток от приведения полиномар (x)= )(по модулю ?(М)(р/м) -Непрпводимый полииом степени н1 с двоичными коэффициентами), следукицие,, тактовпэлиномац (х), остатка эт приведения p>(X)-=)(по модулюфх), и т. д. Ha N выходах 17 блока умнэжения в j -й из этих Ко тактов времени (l=f Ко) появляются N двоичных символов, кээффици— ентов полинома С (х), гдето (y) -остаток от приведениями (х) = 0; (Х) g (Х) по модулюP(К),Д (Х) -полином> ltf двоичными коэффициентами которого являются itl двоичных символов информации, поступившие в этот такт на входы устройства кодирования, С выходов 17 сигналы поступают на входы 18 блэка сумматоров пэ модулю два, где суммируются с сигналами, поступающими с выходов 19 блэка переключений 8 и записываются далее в блок регистров 1. По истечении первых К тактов времени блоки переклюо чений 8, 10 размыкаются, блок 9 замыкается и в течение Ро последующих такТоВ символы .инфэрмации на входы 11 не поступают, содержимое регистров блоков 1 и 2 сдвигается вправо на оразрядов,Po,щ двоичных символов (проверочные символы) поступают с выходов 20 на вторую группу выходов 21 устройства кодирования. Пэ истечении этих Ро тактов времени регистр блока 3 снова принимает состояние 1,0, ...,0 (одна единица и > -1 нулей), блоки 8, »0 замыкаются, блэк 9 размыкается. Снова в течение К тактов на вхэды 11 поступают информационные символы и т.д.

Параметры Я, Ь, g этого устройства равны

Я= 1с/(fc+1,), b=1 т-wit, g 2фГ с+р ) щ-f

Отношение 3/Ь близко к (1+Я )/(» Я ), при этому,5 иД не связаны между сэбой жесткой функциональной связью, т.е. устройство имеет более широкую область применения, чем прототип.

Ф эрмула изобретения

VcTpDHcTBD для кодирования с исправлением пакетных ошибок, содержащее два блока регистров сдвига и два блэка сумматоров по модулю два, выходы которых соединены соответственно сО входами блоков регистров сдвига, э т л ич а ю ш е е с я тем, что, с целью расширения области применения, в устройст624376

Составитель В. Крылова

Редактор H. Каменская Техред H. Дндрейчук Корректор М. Немчик

Заказ 5205/47 Тираж 805 Подписи ое

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035 Москва Ж-35 Ра ская наб . 4/5

Филиал ППП Патент, r. Ужгород, ул. Проектная, 4 во введены третий блок регистров сдви

ra, третий блэк сумматоров по модулю два, блок умножения и три блэка пере« ключений, причем входы устройства соединены с первыми группами входов блока умножения и первого блока сумматоров пэ модулю два и являются первой группой выходов устройства, выходы третьего блока регистров сдвига соединены со вто« рой группой входов блока умножения и. со входами третьего блока сумматоров по модулю два, выходы которого соединены со входами третьего блока регистров сдвига, выходы блока умножения соединены о первой группой входов второго . блэка сумматоров о модулю два, выходы 1 первого блока регистров сдвига являются второй группой выходов устройства и соединены со вхэдами первого блока переключений, выходы которого соединены со второй груйпой входов йервого блока сумматоров по модулю два, выходы второго блока регистров i сдвига соединены со ехэдами второго и третьего блэков переключений, выходы второго блока переключений соединены со второй группой входов второго блока сумматоров по модулю два, выходы третьего блока переключений соединены с третьей группой входов первого блока сумматоров по модулю два.

Источники информации, принятые во внимание при экспертизе:

1 JEEE ТгапьасИои ои Drtfor motions ,Theory,voE. УГ- И,КМ,JuРу,ИЬс,с.57z 985.

2. 3EEE Transaction ои 3 й1о rna lion

Theory, vaE. JT- И,Зиад, 1969 с. 4! Ь - 422.

Устройство для кодирования с исправлением пакетных ошибок Устройство для кодирования с исправлением пакетных ошибок Устройство для кодирования с исправлением пакетных ошибок 

 

Похожие патенты:

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в вычислительных машинах и устройствах, функционирующих в системе остаточных классов
Наверх