Устройство для кодирования кода рида-соломона с нечетным простым основанием

 

с

ОП ИСАНЙЕ

Союз Советских

Социалистических

Республик (и) 610311

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДИТИЛЬСТВУ (61) Дополнительное к авт. свид-ву

V (22) Заявлено 20.06.75 (21) 2148502/09 (5!} М. Кл.

Н 04,L Э/02

G 06 F 11/10 с присоединением заявки №вЂ” (23) Приоритет (43) Опубликовано 05.06.78Бюллетень ¹ 21 (45) Дата опубликования описания ГГМ.т8.

Гасударственный комитет

Совета Мнннотров СССР

h0 делам нзооретеннй н открытой (53), УДК 62 1. 394. . 14, (088. 8) (72) Авторы изобретения

В. В. Афанасьев и А. А. Давыдов (71) Заявите,ль (S4) УСТРОЙСТВО ДЛЯ КОДИРОВАНИЯ КОДА

РИДА-СОЛОМОНА С НЕЧЕТНЫМ ПРОСТЫМ

ОСНОВАНИЕ.М

Изобретение относится к электронным дискретным устройствам автоматики, телемеханики, вычислительной техники и связи и может быть использовано в системах передачи и хранения дискретной информации.

Известно усгройство для кодирования кода

Рида-Соломона с нечетным прэстым основанием, содержащее формирователь управляющих сигналов, выходы которого через вычислительный блок и непосредственно подключены к соответствующим входам блока изменения знака, выход которого подключен ко входу первого вентиля непосредственно, а ко входу вычислительного блока через второй вентиль, причем кс вторым входам первого и второго вентилей подклюЧены соответствующие выходы формирователя управляющих сигналов 11

Однако известное устройство обладает низкой надежностью, что обусловлено сложностью вычислительного блока.

Цель изобретения — повышение надежности устройства путем упрощения вычислительного блока.

Для этого в устройство для кодирования кода Рида-Соломона с нечетным простым основанием, содержащее формирователь управляющих сигналов, выходы которого через вычислитыьный блок н непосредственно подключены

2 к соответствующим входам блока изменения знака, выход которого подключен ко входу первого вентиля непосредственно, а ко входу вычислительного блока — . через второй вентиль, причем ко вторым входам первого

- и второго вентилей подключены соответствующие выходы формирователя управляющих сигналов, введен блок запоминания основания кода, при этом один из дополнительных Выходов формирователя управляющих сигналов через блок запоминания основания кода подключен 0 к первому входу коррекции вычислительного блока, ко второму входу коррекции которого подключен другой дополнительный выход фор мирователя управляющих сигналов. При этом вычислительный блок состоит из п разрядов, тз каждый из которых состоит из входного вычитателя, выход которого непосредственно и через элемент памяти подключен к одним входам выходного вычитателя, выход которого через вентиль подключен ко второму входу входного вычитателя, причем другие входы выход ного вычитателя являются соответственно первым и вторым входами коррекции, а второй вход вентиля — управляющим входом вычислительного блока; выходной вычитатель состоит иэ последовательно соедин нных блока намял ти знака, вентиля и вычитателя из константы, 10311 зуется разность А, которая поступает в элемент памяти 9 и запоминается в нем. Одновременно разность А", полученная. входным вычитателем 8 на предыдущем (j 1)-м такте, с выхода элемента памяти 9 проходит на вход 15 «вычитаемое» выходного вычитателя 10

Работой выходного вычитателя 10 íà l-м л I-! такте сдвига управляет знак разности А „,, которь и запоминается им íà (j-1) -м такте. На выходе выходного вычитателя 10 на любом

j-M такте сдвига получается разность В в виде не отрицательного числа q в диапазоне от

20 нуля до (q -1) . Сложение числа (-А"„, ) с числом q эквивалентно сложению с нулем.

Синхронизация процесса выдачи числа из блока 6 в вычислительный блок 2 осуществляется сигналами, поступающими с выхода

На первом этапе работы устройства венти/ ли 11 открыты, вентили 4 и 5 закрыты, и на вход устройства последовательно поступают q информационные, символы а, а„,, ..., а, частотой, равной такту сдвига. Количество инфор30 мационных символов к не должно превышать величины (q-ï). Информационные символы на первом этапе работы со входа устройства посту пают на вход «уменьшаемое» входного вычитателя 8, причем на 1-м такте сдвига в вычислительный блок 2 поступает символ а„., „.. Первый этап работы устройства продолжается К тактов сдвига. После к-го такта в элементе памяти 9 записана разность А (где m = 1, 2,...п).

Второй этап работы устройства продолжается п тактов сдвига. На этом этапе вентили 11

40 открыты, вентили 4, 5 закрыты. Информация на вход устройства не поступает, поэтому на входе «уменьшаемое» входного вычитателя 8 в течение второго этапа присутствует нулевой символ. В остальном работа устройства на втором этапе эквивалентна работе на первом этапе.

После (к + и) -го такта сдвига (считая от начала работы устройства), который является п-м (последним) тактом второго этапа, в элементе памяти 9 записана разность А " (где

m = 1, 2, ... и). На протяжении всего этапа вен50 тиль 5 открыт, а вентили 4 и 11 закрыты. Вентили закрыты на 1 такте этапа, а затем поочередно открываются, причем вентиль 11 открывается на (m+ 1)-м такте третьего этапа и остается открытым до конца этапа. Блок 3 на третьем этапе устанавливается в такое состоя55 ние, что, если на информационныи вход поступает q число х, то на выход блока 3 проходит число х для четкого такта и число (41-х) для нечетного такта, считая от начала третьего этапа. Так как в операциях по модулю q чис60 ло (q-х) эквивалентно числу (-х), то на треть-

3 при этом оба входа блока памяти знака являются управляющими входами, а вторые входы вычитателя из констаиты и вентиля соответственно — входами «вычитаемое» и «уменьшаемое» выходного вычитателя.

На фиг. 1 представлена структурная электрическая схема предложенного устройства; на фиг. 2 — структурная электрическая схема выходного вычитателя.

Устройство содержит формирователь 1 управляющих сигналов, выходы которого через вычислительный блок 2 и непосредственно подключены к соответствующим входам блока 3 изменения знака, выход которого подключен ко входу первого вентиля 4 непосредственно, а ко входу вычислительного блока 2 через второй вентиль 5, причем ко вторым входам вентилей 4, 5 подключены соответствующие выходы формирователя 1; блок 6 запоминания основания кода, при этом один из дополнительных выходов формирователя 1 через блок 6 подключен к первому входу коррекции вычислительного блока 2, ко второму входу коррекции которого подключен другой дополнительный выход формирователя 1.

Вычислительный блок 2 состо> из п разрядов 7, каждый из которь х состоит из входного вычитателя 8, выход которого непосредственно и через элемент памяти

9 подключен к одним входам выходного вычитателя 10, выход которого через вентиль ll подключен ко второму входу входного вычитателя 8, причем другие входы выходного вычитателя 10 являются соответственно первым и вторым входами коррекции, а второй вход вентиля 11 — управляющим входом вычислительного блока 2. Выходной вычитатель 10 состоит из последовательно соединенных блока 12 памяти знака, вентиля 13 и вычитателя из константы 14, при этом оба входа блока 12 являются управляющими входами, а вторые входы вычитателя из константы 14 и вентиля

13 соответственно — входами 15, 16 «вычитаемое» и «уменьшаемое» выходного вычитателя 10.

Работа устройства разбивается на четыре этапа.

При подаче тактового импульса элемент памяти 9 выдает хранящееся в нем число на вход выходного вычитателя 10. Одновременно этот элемент памяти 33lloMHHdt число, поступающее на его вход с выхода входного вычитателя 8. Каждый вентиль 1 имеет управляющий двоичный вход, связанный с формирователем 1, и информационный числовой вход. При наличии сигнала «1» на управляющем входе вентиль 11 открыт, и число, поступившее на информационный вход, проходит на выход вентиля 11. При наличии сигнала «О» на управляющем входе вентиль 11 закрыт, и на его выход проходит число «О» независимо от сигнала на информационном входе.

Каждый m-й разряд 7 вычислительного блока 2 на всех этапах работы устройства функционирует следующим образом. Обозначим через А;„ и В числа, получаемые соответственно с выходов входного 8 и выходного 10 выД читателей на j-м такте сдвига. На вход «умень-шаемое» входного вычитателя 8 на j-м такте сдвига поступает число В„", с выхода выходного вычитателя 10. На вход «вычитаемое» входного вычитателя 8 на j-м такте сдвига проходит либо число В„, с выхода выходного вычитателя 10 (если вентиль 11 открыт), либо число «0» (если вентиль ll закрыт). На выходе входного вычитателя 8 íà j-м такте обра610311 т- —

1

1

1. г

Ж ! НИИГ!И Заказ 3036/49 Тираж ЯП= Псхннс1«, IIIII! «Патент», г.. .кгород, ул. Пр1ектная. ем этапе работы устройства на вход «уменьшаемое» входного вычитателя 8 последовательно поступают числа Р„, -P >, Р„а, ... Р, -Р;.

В результате к концу третьего этапа в элементе памяти 9 записана разность А Четвертый этап работы устройства продолжается и-тактов сдвига. Вентили 11 и 5 в течение всего этапа закрыты, вентиль 4 открыт. Блок 3 устанавливается таким образом, что знак числа, поступившего на вход в четном такте, изменяется. Числа, поступившие в нечетном так- О те, проходят на выход блока 3 без изменения.

С учетом того, что при закрытом вентиле 11 каждый разряд вычислительного блока 2 изменяет знак проходящего через разряд числа, указанная работа блока 3 обеспечивает выда15 чу на выход устройства (через открытый вентиль 11) контрольных символов в, в„,, в„вычисленных на предыдущих этапах.

Если эти контрольные символы припис;.. ь к информационным, то получим кодовую пос.!»довательность в„, в„, ... в,а»... а,. Код, обра- 2О зованный из таких последовательностей, имеет кодовое расстояние n + 1. Это — максимально возможное кодовое расстояние в линейном коде с п проверочными символами. Расстояние и + 1 позволяет исправлять n/2 ошибок или обна25 руживать п ошибок.

Работа устройства при использовании его в процессе декодирования продолжается (к + п) тактов сдвига, в течение которых на вход устройства поступают последовательно символы а», а» „... а,, в,,»„.. в! (штрих указь!вает, что ЗО некоторые из символов, возможно, искажены) .

Вентили 11 открыты, вентили 4 и 5 закрыты.

В результате содержимое элементов памяти 9 оказывается таким, что на очередном, (к + и +

+ 1) такте сдвига на выходе выходного вычитателя 10 получае!! q число L Совокупность

35 чисел L„, представляет собой синдром, позволяющий обнаружить и исправить ошибку.

Формцла изобретения

Устройство для кодирования кода РидаСоломона с нечетным простым основанием, содержащее формирователь управляющих сигналов, выходы которого через вычислительный блок и непосредственно подключены к соответствующим входам блока изменения знака, выход которого подключен ко входу первого вентиля непосредственно, а ко входу вычислительного блока — через второй вентиль, причем ко вторым входам первого и второго вентилей подключены соответствующие выходы формирователя управляющих сигналов, отличаюи1ееся тем, что, с целью повышения надежности путем упрощения вычислительного блока, введен блок запоминания основания кода, при этом один из дополнительных выходов формирователя управляющих сигналов через блок запоминания основания кода подключен к первому входу коррекции вычислительного блока, ко второму входу коррекции которого подключен другой дополнительный выход формирователя управляющих сигналов.

2. Устройство по п. 1, отличающееся тем, что вычислительный блок состоит из «и» разрядов, каждый из которых состоит из входного вычитателя, выход которого непосредственно и через элемент памяти подключен к одним входам выходного вычитателя, выход которого через вентиль подключен ко второму входу входного вычитателя, причем другие входы выходного вычитателя являются соответственно первым и вторым входами коррекции, а второй вход вентиля — управляющим входом вычислительного блока.

3. Устройство по п. 2, отли пающееся тем, что выходной вычитатель состоит из последовательно соединенных блока памяти знака, вентиля и вычитателя из константы, при этом оба входа блока памяти знака являются управляющими входами, а вторые входы вычнтателя из константы и вентиля соответственно — входами «вычитаемое» и «уменьшаемое» выходного выч ита тел я.

Источники информации, принятые во внимание при экспертизе:

1. Авторское свидетельство СССР № 443389, кл. G 06 F 11/10, 1972.