Вычислитель функций синуса и косинуса

 

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДВТЕЛЬСТВУ " 628491

Союз Советских

Социалнстмческих

Республик (6)) Дополнительное к авт. свил-ву (22) 3 е о 01.08.76(21) 2392268/18-24 с присоединением заявки № (23) Приоритет(43) Опубликовано 15.10.78Âþëëåòåíü №38 (45) Дата опубликования описания28.08.78

2 (51} М. Кл. (06 Р 15/34

Гооударстввнный иомнтвт

Совета Министров СССР оо двяам иаобрвтвннй н открытий (53) УДК 681.325 (088.8) (72) Авторы изобретения

В. И. Корнейчук, В. П. Тарасенко, A. Сухаорж и О. H. Бойчев (71} Заявитель

Киевский ордена Ленина политехнический институт им. 5Олегия

Великой Октябрьской социалистической ревотпоции (54) ВЫЧИСЛИТЕЛЬ ФУНКЦИИ СИНУСА

И КОСИНУСА

Изобретение относится к области вычислительной техники и может найти. применение в цифровых вычислительных машинах и специализированных вычислителях.

Известны вычислители функций синуса и косинуса tlj, содержащие счеучнк аргумента, счетчик коррекции, сумматоры, регистры результатов, блок управления и генератор тактовых импульсов.

Недостатками этих устройств являю то ся низкое быстродействие и невысокая точность.

Наиболее близким по технической сущности к данному изобретению являетсвв вычислитель функций синуса и косинуса

$2), содержащий генератор импульса в, регистр аргумента, блок управления, иакапливаювций сумматор и два регистра результата, причем выход генератора им- 2о пульсов соединен со входом регистра аргумента и первым входом блока управления, второй вход которого подключен к первому выходу регистра аргумента, выход накапливающего сумматора соединен 25 с первым входом первого регистра резуль гага.Недостатком, такого вычислителя является низкое быстродействие.

Цель изобретения — повышение быстрс действия вычислителя.

Поставленная цель достигается тем, что в состав вычислителя введены блок вычисления старших разрядов функции и два блока умножения, причем выход бло«а управления соединен со входом блока вычисления старших разрядов функции, первый выход которого соединен с первым входом первого блока умножения и первым входом второго регистра результата, второй вход которого подключен к выходу второго блока умножения, первый вход которого соединен со вторым выходом регистра аргумента и вторым входом первого блока умножения, выход которого подклто чен ко второму входу первого регистра результата, а второй выход блока вычисления старших разрядов функции соединен со входом накапливающего сумматора и вторым входом второго блока умножения.

628491

На фиг. 1 представлена блок-схема вычислителя; на фиг. 2 — схема блока управления.

Вычислитель функций синуса и косинуса содержит tz -разрядный регистр аргумента 1, старшие Vf/2 разрядов которого выполнены как вычитающий счетчик, генерагор 2 тактовых импульсов и блок 3 управления, блок 4 вычисления старших рас рядов функции, накапливающий: сумматор 5, блоки умножения 6 и 7, регистры резуль- 10 татов 8 и 9, вход 1О вычислителя.

Блок управления (фиг. 2) содержит

И /2-входовые элементы ИЛИ-НЕ 11 и

ИЛИ 12, триггер 13, элемент И 14.

Вычислитель использует в качестве ар- 5 гумента углы, выраженные в радианах. При этом он изменяется в пределах от нуля до единицы радиана. Если аргумент по условию задачи должен изменяться в более широких пределах, то при помощи известных формул его легко можно свести к вышеуказанному диапазону.

Вычисление функции синуса и косинуса производится следующим образом. х5

По входу 1О в регистр аргумента зада--5 ется его значение (Х). Or генератора 2 тактовых импульсов на счетный вход старших хт/2 разрядов регистра аргумента 1 поступаю тактовые импульсы. При этом содержащееся в э тих р азрядах число счи ты30 вается с периодом Т до тех пор, пока оно не станет равным нулю. При этом через элементы ИЛИ 12 в блок управления

3 поступает сигнал, удерживающий триг гер 13 в единичном состоянии. Благодаря

35 этому импульсы от генератора тактовых импульсов 2 проходят через элемент И 14 к блоку 4. Как только содержимое вычитающего счетчика (число, содержащееся в

40 старших разрядах регистра 1) станет равным нулю, через элемент ИЛИ-HF. 11 поступит сигнал, под действием которого триггер 13 переключится в нулевое состояние, вследствие чего прекратится подача сиг45 налов or генератора 2 к блоку 4. Таким образом, с помощью блока управления 3 содержимое старших разрядов регистра аргумента 1 передается на блок 4 в виде последовательно поступающих приращений

Ь )(, где Х вЂ” значение числа, содержащееся в стерших разрядов регистра аргумента 1; 4 )Zg — приращения этого числа ..

Через 2 1 циклов на первом и

55 втором выходе блока 4 образуются коды соответственно синуса и косинуса от угла Х1 . Код синуса поступает на первый вход блока умножения 6, на второй вход которого поступает число Х, содерхкащееся в тт /2 младших разрядов регистра аргумента 1. Код ханц ()(х ) поступает, кроме того, и в старшие у /2 разряды регистра результата 9 и записывается в нем.

Аналогично значения кода косинуса поступеют на первый вход блока умножения 7, на второй вход которого также поступает число Х2 . Одновременно с этим значения

СО9 М поступают и на входы тт /2 разряднога накапливающего сумматора 5, где суммируются с предварительно установленным до начала работы устройства числом(1 — 2 / ). Полученное в ре- /2 зультате суммирования число (сОф Х1 2 ) поступает на старшие (/2 разряды регистрр а резуль та та 8. На мл адшие ц /2 разряды этого же регистра 8 поступает произведение с выходов блока умножения

6, Он устроен так, что выдает результат с отрицательным знаком в дополнительном коде. Таким образом, в регистре результата 8 получается число (сов Х -2 " )+(i - Хх в и Х ) 2

-COG X1-2 KZ > < < Х у 2

-n/2 что и есть искомый результат.

Результат умножения с выходов блока

7 поступает на младшие И /2 разряды регистра результата 9. Аналогично косинусу в нем образуется значение -5iп Х =53iц Хх+2 "/ Х Z Гу X

Время вычисления при той же самой точности в предлагаемом вычислителе примерно в 2 / раза меньше, чем в прототипе.

Формула изобретения

Вычислитель функций синуса и косинуса, содержащий генератор импульсов, регистр аргумента,;блок управления„накапливающий сумматор и два регистра результата, причем выход генератора импульсов соединен со входом регистра аргумента и первым входом блока управления, второй вход которого подключен к первому выходу регистра аргумента, выход накапливающего сумматора соединен с первым входом первого регистра результата, о т— л и ч а ю шийся тем, что, с целью повышения быстродействия, в него введены блок вычисления старших разрядов функции и два блока умножения, причем ° выход блока управления соединен со входом блока вычисления с тарших р азрядо в функции, первый выход которого соединен с первым входом первого блока умножения и первым входом второго регистра резуль=

628491 тата, второй вход которого подключен к выходу второго блока умножения, первый вход которого соединен с вторым выходом регистра аргумента и вторым входом первого блока умножения, выход которого подключен ко второму входу первого регис + ра результата, а второй выход блока вычисления старших разрядов функций соедннен со входом накапливающего сумматора и вторым входом второго блока умножения.

Источники информации, принятые во внимание при экспертизе:

1. Авторское свидетельство СССР

% 454564, кл. Cj 06 F 15/24, 1972.

2. Авторское свидетельство СССР

М 419896, кл. Я О6 F- 15/34, 1971.

Составитель О. Бойчев

РедакторН. КаменскаяТехред Н. Андрейчук Корректор М. Демчик

Заказ 5797/40 1 ираж 826 Подписное

ЦНИИГ1И Государственного комитета Совета Министров СССР

IlA делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал !111Г! "!1атент", r. Ужгород, ул. Проектная, 4