Анализатор рекурентного сигнала фазового пуска

 

ОП И64ИЩ;;е

И 3 О Б Р Е ЕН И Я

Союз Советских

Социалмстмческкх 1 ! респу6лик

»»628630 (Ы) Дополнительное к авт. свил-ву— (22) Заявлено06,04.77 (21) 2469869/18-09 (51) М. Кл.

Н 04 l- 7/10 е присоединением заявки №вЂ”

$23) Приоритет (48) Опубликовано15. 10.78.Бюллетень ¹ 38 (4Ü) Дата опубликования описания >ст.QQ, ц

1 осудврственнмй комитет

Cossra Мнннстров СИР во делам нзобретенрй н открытнй (53) УДК 621.384. . 662 (088.8) А. А. Сумароков (72) Автор изобретения (71) Заявитель (54) АНАЛИЗАТОР РЕКУРРЕНТНОГО СИГНАЛА

ФАЗОВОГО ПУСКА

Изобретение относится к электросвязи и может быть использовано в системах синхронизации по циклам, а также в системах с фазовым пуском, которые для синхронизации используют рекуррентный сигнал.

Известен анализатор рекуррентного сигнала фазового пуска, содержащий объединенные по информационному входу первый блок сравнения и коммутатор, к вторым входам которых подключен выход второго блока сравнения, к входам последнего подключены выходы соответствующих разрядов >о регистра сдвига, другие выходы соответствующих разрядов этого регистра подключены через элемент запрета к первому входу элемента ИЛИ, а к его второму входу — выход первого блока сравнения, а выход элемента ИЛИ через последовательно соединенные счетчик, блок памяти и коммутатор под- ключен к входу регистра сдвига, причем на соответствующие входы разрядов регистра сдвига, элемента запрета и счетчика поданы тактовые импульсы, а на соответствую- zg щие входы блока памяти и счетчика — — импульсы «Исходное состояние» 11).

Однако известный анализатор рекурреитного сигнала фазового пуска обладает большим временем анализа рекуррентного сигнала при наличии помех.

Цель изобретен ия — сокращение времени анализа рекуррентного сигнала при наличии помех.

Для этого в предлагаемый анализатор рекуррентного сигнала фазового пуска введены последовательно соединенные датчик времени и анализатор ошибок, при этом выход блока памяти подключен к входу датчика времени и к второму входу анализатора ошибок, к третьему входу которого подключен выход элемента ИЛИ, а выход анализатора ошибок подключен к соответствующему входу блока памяти.

На чертеже изображена функциональная электрическая схема предлагаемого анализатора рекуррентного сигнала фазового пуска.

Анализатор рекуррентного си гн ала фазового пуска содержит объединенные по информационному входу первый блок сравнения 1 и коммутатор 2, к вторым входам которых подключен выход второго блока сравнения 3, к входам этого блока подклк>чены выходы соответствующих разрядов регистра сдвига 4, другие выходы с<ютнетстну628630 ющих разрядов которого подключены через элемент запрета 5 к первому входу элемента ИЛИ 6, к второму входу последнего подключен выход первого блока сравнения 1, а выход элемента ИЛИ 6 через последовательно соединенные счетчик

7, блок памяти 8 и коммутатор 2 подключен к входу регистра сдвига 4, причем на соответствующие входы разрядов регистра сдвига 4, элемента запрета 5 и счетчика 7 поданы тактовые импульсы, а на соответствующие входы блока памяти 8 и счетчика 7 — импульсы «Исходное состояние», последовательно соединенные датчик 9 времени, и анализатор ошибок 10, при этом вы ход блока памяти 8 подключен к входу дат- ts чика 9 времени и к второму входу анализатора ошибок 10, к третьему входу которого подключен выход элемента ИЛИ 6, а выход анализатора ошибок 1О подключен к соответствующему входу блока памяти 8, кроме того, предлагаемый анализатор содер. жит информационный вход 11, шину 12 тактовых импульсов, шину 13 импульсов «Исходное состояние» и выход 14 устройства.

Анализатор рекуррентного сигнала фазового пуска работает следующим образом.

На элемент памяти 8 и счетчик 7 по шиие 13 импульсов исходное состояние поступает импульс, устанавливающий их в исходное состояние, кроме того, соот4 ветствующие входы регистра сдвига 4, счетчика 7 и датчика 9 времени присое- З0 днняются к шине 12 тактовых импульсов.

В исходном состоянии вход регистра сдвига 4 через коммутатор 2, управляемый элементом памяти 8, подключается к информационному входу 11, счетчик 7 начинает счет, а анализатор ошибок 10 и датчик 9 времени устанавливаются элементом памяти 8 в исходное состояние и удерживается в нем.

Блок сравнения 3 по информации, записываемой в регистр сдвига 4 с информационного входа 11, формирует последователь- 40 ность импульсов, с которой в блоке сравнения 1 сравнивается сигнал, приходящий на информационный вход 11.

При отсутствии сигнала на информационном входе 11 срабатывает элемент запрета 5 и через элемент ИЛИ 6 возвращает счетg$ чик 7 к началу счета. При появлении во входном сигнале неискаженного участка, минимальное число символов в этом участке может равняться удвоенному числу разрядов регистра сдвига 4, счетчик ? формирует на 50 своем выходе импульс, опрокидывающий элемент 8, который при помощи коммутатора 2 замыкает обратную. связь регистра сдвига 4, проходящего через блок сравнения 3. Одновременно элемент памяти 8 разрешает работу анализатора 10 ошибок и датчика 9 времени.

С замыканием обратной связи регистра . сдвига 4 на выходе блока сравнения 3 начинается автономное формирование опорной последовательности на основе символов выявленного неискаженного участка. В то же время анализатор ошибок 10 начинает подсчет несовпадающнх символов, выявленных блоком .сравнения l, а датчик 9 времени начинает отсчет времени. Если за время, определяемое датчиком .9 времени, число несовпадающих символов не превышает поргг анализатора 10 ошибок, то датчик времени 9 вырабатывает импульс, запрещающий работу анализатора 10 ошибок и поступающий на выход 14 анализатора рекуррентного сигнала. Если до срабатывания датчика 9 времени анализатор 10 ошибок выявляет превышение допустимого порога ошибок количеством несовпадающих символов, то элемент памяти 8 сразу возвращается в исходное состояние. Тем самым запрещается работа анализатора !О и датчика 9, они возвращаются в исходное состояние. Одновре менно размыкается обратная связь регистра сдвига 4 коммутатором 2, и счетчик 7 начинает вновь выявление неискаженного участка.

Введение в анализатор рекуррентного сигнала фазового пуска анализатора ошибок и датчика времени позволяет уменьшить время выявления рекуррентного сигнала при сохранении той же защиты, что и в известном устройстве от ложного выявления рекуррентного сигнала из помех и постороннего псевдослучайного сигнала. Благодаря этому сокращается общее время вхождения в синхрониэм, т.е. повышается опера rивнocть работы систем синхронизации.

Формула изобретекия

Анализатор рекуррентного сигнала фазового пуска, содержащий обьединенные по информационному входу первый блок сравнения и коммутатор, к вторым входам которых подключен выход второго блока сравнения, к входам которого подключены выходы соответствующих разрядов регистра сдвига, другие выходы соответствующих разрядов которого подключены через элемент запрета, к первому входу элемента ИЛИ, к второму входу которого подключен выход первого блока сравнения, а выход элемента ИЛИ через последовательно соединенные счетчик, блок памяти и коммутатор подключен к вхоRg регистра сдвига, причем на соответствующие входы, разрядов регистра сдвига, элемента запрета и счетчика поданы тактовые импульсы, а на соответствующие входы блока памяти и счетчика поданы импульсы «Исходное состояние», отличающийся тем, что, с целью сокращения времени анализа рекуррентного сигнала .при наличии помех, в него введены последовательно соединенные датчик времени и анализатор ошибок, при этом выход блока памяти подключен к входу дат