Интегральная логическая схема

 

Оп ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

<»>533395 (61) Дополнительное к авт. свид-ву (22) Заявлено 10.01.77 (21) 2441910/18-25 (51) М. Кл. с присоединением заявки №

Н. 01 L 27/04

Н 03 К 19/00 (23) Приоритет

Гасударственный комитет

СССР оо делам нзоорвтвннй н открытий (53) УДК 621.382 (088.8) Опубликовано 25.05.79. Бюллетень № 19

Дата опубликования описания 29.05.79

В. Я, Кремлев, А. P Назарьян, В. Н. Кокни и А. В. Лубашевский (72) Авторы изобретения (71) Заявитель (54) . ИНТЕГРАЛЬНАЯ ЛОГИЧЕСКАЯ СХЕМА

Настоящее изобретение относится к области микроэлектроники, а именно, к производству полупроводниковых интегральных схем высокой степени интеграции.

Известны интегральные логические схемы с непосредственными связями для цифровых уст- . 5 ройств обработки и хранения дискретной информации (1). Логические схемы данного класса содержат переключательные биполярные транзисторы, включенные по схеме с общим эмиттером, и нагрузочные элементы. В качестве последних в известных схемах используются пассивные и активные электронные элементы.

Наиболее близкими к предлагаемой по технической сущности являются схемы, которые содержат переключательные биполярные транзисторы, включенные по схеме с общим эмиттером, активные нагрузочные элементы, входные, выходные электроды и электроды цепи питания, соединенные соответственно с базами, коллекторами и эмиттерами переключательных транзисторов (2).

Однако эти схемы имеют неэкономичную цепь питания, представляющую собой биполярный транзнстор дополняющего типа проводимости, включенный по схеме с общей базой и имеющий резкий коэффициент передачи тока между эмнтте- ром и коллектором. В связи с этим значительная часть мощности, потребляемой логической

".хемой от источника питания, рассеивается в схеме. Кроме того, нагрузочная способность схемы сравнительно невысока, что обусловлено коэффициентом усиления переключательного транзисгора и необходимостью в открытом состоянии пропускать сравнительно большой ток, равный сумме базовых токов транзисторов, подключенных к выходу схемы.

Цель изобретения — уменьшение потребляемой мощности.

Это достигается выполнением нагрузочных элементов в виде полевых транзисторов с затворами в виде р — п-переходов, соединением затворов и стоков соответственно с эмиттерами и базами переключательных транзисторов и подключением истоков к электроду цепи литания.

Причем коллекторный переход переключательного транзистора выполнен в виде неинжектирую. щего контакта.

633395

На фиг. 1 изображена предлагаемая логическая схема; на фиг, 2 — структура инвертора, являющегося частью схемы на фнг. 1 (ограничена пунктиром) .

Предлагаемая лопеческая схема содержит: электрод 1. цепи питания (в данном конкретном случае положительный), "землепеой" электрод 2 я цепи питания, базы 3, 3, 3 переключательных транзисторов, эмиттеры 4, 4, 4" переключательных транзисторов, коллекторы 5, 5, 5 переключательных транзисторов, затворы 6, 6, 6 нагрузочных транзисторов, источники 7, 7, 7 нагрузочных транзисторов, стоки 8, 8, 8 нагрузочных транзисторов, входные электроды

9, 9, 9 схемы, выходной электрод 10 схемы.

В схеме истоки 7, 7, 7 полевых транзистоИ ров подключены к электроду 1 цепи питания, затворы б, 6, 6 — к "земляному" электроду

2, стоки 8, 8, 8 — к базам 3, 3, 3 переключательных транзисторов и ко входным электродам 9, 9, 9 схемы.

29

В инверторе область 11 является одновременно эмиттером биполярного переключательного транзистора и затвором полевого нагрузочного транзистора, область 12 — истоком полевого транзистора, область 13 — .стоком полевого и базой биполярного транзистора, область 14 — каналом полевого транзистора, область 15 — коллек. тором биполярного транзистора. эо

Одним из возможных вариантов воплощения изобретения является выполнение переключательного биполярного транзистора в виде p — n — mструктуры, а нагрузочного униполярного транзистора п-канальным. Данный вариант интегральной схемы имеет повышенное быстродействие благодаря использованию неинжектирующего перехода в качестве коллектора переключательного транзистора. Другим важным преимуществом данного варианта является возможность формироваtttta в базовой области р-типа переключательного транзистора диодов Шоттки (или иных выпрям46

ЛЯЕОЩИХ ДИОДОВ), ВЫПОЛНЯЮЩИХ РОЛЬ ВХОДНЫХ электродов.

Интегральная схема работает следующим образом. Электроды 1 и 2 подсоединяются к поло45 жительному и "земляному" электродам источника питания. Если, по крайней мере, на одном из входов 9, 9 или 9" имеет место высокий потенциал — "1", величиной, больше величины напряжения открывания эмиттерного р — n-nepe. хода,.то на выходном электроде 10 будет низкий потенциал — "0", величиной, равной величине напряжения насыщения биполярного транзистора. На выходе электрода 10 напряжение логической единицы "1" будет только в том случае, если к электродам 9, 9 и 9» будет приложен нулевой потенциал. Предлагаемая интегральная схема работает, как схема ИЛИ вЂ” НЕ, логическая единица — высокий потенциал, логический нуль — низкий потенциал.

Нагрузкой для данной схемы являются входы аналогичных схем, т.е. предлагаемая логическая схема работает на себе подобных без дополнительных промежуточных каскадов.

Полевой транзистор цепи питания работает при постоянных напряжениях на истоке и затворе, К истоку 12 приложено напряжение литания схемы большее напряжения открывания эмиттерного р-п-перехода биполярного транзистора, затвор 14 — заземлен. На стоке 13 напряжение изменяется в пределах от логического нуля до логической единицы. При этом напряжение на p-п-, переходе сток — затвор изменяется от 0 до открывающего напряжения порядка 0,7 В и, следозательно, толщина слоя объемного заряда изменяется от максимальной до минимальной (при

0,7 В можно считать толщину равной О). Изменение толщины слоя объемного заряда регулирует ток питания (ток базы) переключательного транзистора. Ток питания максимален, когда на базе переклеочательного транзистора приложено открывающее напряжение и транзистор открыт, и минимален, когда транзистор закрыт.

В структуре фиг. 2 имеется воэможность формировать области 12 и 13 с различными напряжениями открывания р — n-переходов исток— затвор 12-11 и база — эмиттер 13-11. Если напряжение открывания перехода 12-11 меньше напряжения открывания перехода 13-11; то логическая схема не будет потреблять ток от источника питания в закрытом состоянии. Следствием этого является повышение нагрузочной способности и. уменьшение рассеивающей мощности предлагаемой схемы по сравнению с известными, Предлагаемая интегральная логическая схема может быль изготовлена по обычной технологии, используемой в производстве интегральных схем.

Рабочие области нагрузочного и переключательного транзисторов могут быть сформированы диффузией и ионной имплантацией с применением четырех фотошаблонов. Специальных разделительных областей в данной структуре не требуется.

Интегральная логическая схема может найти широкое применение при построении сложных вычислительных систем, например микропроцессорных, в виде болыпих интегральных схем.

Формула изобретения

1. Интегральная логическая схема, содержащая переключательные биполярные транзисторы, включенные по схеме с общим эмиттером, активные нагруэочные элементы, входные, выходные электроды и электроды цепи питания, соединенные

633395

Ер .

Составитель О. Федюкнна

Редактор Т. Колодцева Техреду. Алферова Корректор H. МускаЗаказ 2896/59

Тираж 922 Подписное

1IHHHIIH Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Филиал ППП Патент", г. Ужгород, ул. Проектная, 4 соответственно с базами, коллекторами и эмиттерами переключательных транзисторов, отличающаяся тем, что, с целью уменьшения потребляемой мощности, нагрузочные элементы выполнены в виде полевых транзисторов с затворами в виде р — n-переходов, при этом затворы, стоки и истоки соединены соответственно с эмиттерами, базами переключательных транзисторов и электродом цепи питания.

2. Схема по п. 1, отличающаяся тем, что коллекторный переход переключательного транзистора выполнен в виде неинжектирующего контакта.

s ИHсcт о ч н ик и и нф ор м а ц ии, принятые во внимание при экспертизе

1. Патент Франции Р 2017324, кл, Н 01 1. 27/00, 1973.

2. Патент Франции Р 2175752, кл. Н 01 1 27/00, 1975.