Постоянное запоминающее устройство

 

Оп ИКАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДВТЙЛЬСТВУ

<»i 637870

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву(22) Заявлено17.03.77 (21) 2462557/18-24 (51) М. Кл й

G 11 С 17/00 с присоединением заявки № (23) Приоритет

Гасударственный квинтет

Совете е!нннстров СССР пе делем изобретений н еткрытнй (43) Опублнковано15.12.78.Бюллетень %46 (53) УДК 628.327. .6 (088,8) (45) Дата опубликования описання18.12.78 (72) Авторы изобретения

А. М. Сепигей и Д, С. Тростинеииий (71) Заявитель (54) ПОСТОЯННОЕ ЗАПОМИНАКЗШЕЕ УСТРОЙСТВО

Изобретение относится к автоматике и вычислительной технике.

Известно постоянное запоминающее устройство, содержащее адресные шины коммутационные матрицы и шифраторы. При общем числе разрядов и устроиство содержит m шифраторов — "-разрядного кода. Выходные разрядные шины подключены к входам усилителей считывания и к первым выводам резисторов, другие концы которых соединены с шиной нулевого потенциала !1, Наиболее близким к изобретению техническим решением является постоянное запоминающее устройство, содержащее дешифратор, выходы которого соединены с накопителем, разрядные шины которого соединены с входами усилителей считывания и с соответствующими разделительными элементами, адресные, информационные шины н шину питания !21. Однако известные устройства имеют низкое быстродействие.

Целью изобретения является повышение быстродействия. В описываемом устройстве это достигается тем, что оно содержит ключевой элемент, выполненный на транзисторе, эмнттер которого подключен к разделительным элементам, а коллектор -- к шине питания.

На чертеже представлена схема описьгваемого устройства.

Оно содержит накопители l, усилители 2 считывания, разделительные элементы (диоды) 3, адресные шины 4, информационные шины 5, разрядные шины 6, шину 7 питания, ключевой элемент (транзистор) 8, шифраторы 9 и дешифратор (на чертеже не ноказан!.

При общем количестве разрядов и устройства число шифраторов 9 н накопите1а лей равно m, при этом каждый шифратор 9 содержит Д разрядных шин 6 и формирует Д-разрядный код.

На чертеже в качестве примера принято Д- = 2 н показано два шифратора 9.

Усилители считывания 2 содержат тран. знсторы !О, эмнттеры которых через резисторы l! соединены с шиной 7 питания, а коллекторы - — через резисторы !2 соединены с шиной нулевого потенциала. Сопро20 тивленне резистора !2 в несколько раз больше сопротивления резистора !. Коллектор транзистора 8 соединен с шиной 7 питания, а эмиттер через разделнтельньн зеченты (диоды! 3 соединен с разрядными шинами б и базами (входамн! транзисторов i0

637870

Формула изобретения

Постоянное запоминающее устройство, содержащее дешифратор, выходы которого

2» соединены с накопителем, разрядные шины которого соединены с входами усилителей считывания к с соответствующими разделительными элементами, адресные, информационные шины и шину питания, отличаюи1ееся тем, что, с целью повышения быстродействия устройства, оно содержит ключевой элемент, выполненный на транзисторе, эмиттер которого подключен к разделительным элементам, а коллектор — к шине питания

3» Источники информации, принятые во ви мание при экспертизе:

1. Патент Великобритании № 1193336 кл. С4А, С4Н, 1970, 2. Авторское свидетельство СССР № 344506, кл. G l l С 17/00, 1971.

3

Количество диодов 3 равно количеству разрядов и. Точки 13 на пересечениях числовых шин 14 означают электрическое соединение укаэанных шин. На одной числовой шине 14 каждого накопителя 1 может быть не более одной точки 13, а на каждой информационной шине 5 количество точек колеблется от нуля до v. Электрическое соединение в точках 13 осуществляется в соответствии с запоминаемым кодом.

Шифраторы 9 содержат диоды 15, уста- ® новленные так; что при возбуждении одной кз информационных шик 5 на разрядных шинах 6 шифратора 9 появляется соответствующий этой шине 5 двоичный код; при этом коду «1» соответствует отрицателькый сигнал, а коду «О» — отсутствие сигнала.

На выбранную адресную шину 4, например шину с номером «О», подается отрицательный сигнал, на остальных шинах — высокий уровень. На разрядных шинах 6 устанавливается код 10...01. Положительные скг- 26 калы на коллекторах открытых транзисторов

10 устанавливаются в первом и п-ом разрядах. Во втором и (и — 1)-м разрядах ка коллекторах закрытых транзисторов 10 сохраняется нулевой пбтенциал. Транзистор 8 при этом закрыт. Коллекторы транзисторов

10 подключаются к входам ТТЛ интегральных схем, После окончания действия отрицательного сигнала на адресной шине 4 на всех .адресных шинах устанавливаются высокие уровни, запирающие диоды 16. Одновременно с окончанием отрицательного сигнала на шине 4 открывается транзистор 8, передавая через диоды 3 положительное запирающее напряжение на базы транзисторов 10; при этом диоды 15 и 16 закрыты.

После окончания процесса запирания транзисторов 10 закрывается транзистор. 8, и схема устройства готова к выбору любой адресной шины 4.

Отсутствие шунтирующего вход усилителя считывания резистора обеспечивает вы4 сокое входное сопротивление усилителя, причем схем а собственно усилителя достаточно проста и содержит один транзистор 10 и два резистора 11 и 12. По выбранной адресной шине 4 протекают базовые токи транзисторов 10, суммарный ток адресной шины 4 при n = 40 — 50 может коммутироваться обычной ТТЛ-микросхемой (например, серии К155). Этим достигается существенкое упрощение устройства, так как в адресных формирователях работают маломощные схемы, например микросхемы ЙДЗ серии К155. Кроме того, существенно снижается количество диодов 3, по сравнению с известным устройством (и диодов, вместо ч диодов, причем и ф ч). В описываемом устройстве обеспечивается высокое быстродействие при малой потребляемой мощности в адресных цепях и в адресных формирователях:

637870

Составитель Л. Ам усьева

Редактор Л. Тюрина Техред О. Луговая Корректор А. Кравченко

Заказ 7l24t42 Тираж 675 Подписное

ЦНИИПИ государственного комитета Совста Министров СССР по делам изобретен ий н отк р ыт и й

I l 3035, Москва. Ж-35, Рзушскаи наб, д. 4/5

Филиал ППП «Патент», г. Угкгород, ул. Проектная, 4