Устройство для контроля логических блоков

 

О П И С А Н И Е (и)643877

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союэ Советских

Сонрталистимеских

Республик (Sl} Дополнительное к авт. свид-ву(22) Заявлено12.07.76 (Я)2384953/18-24 с присоединением заявки ¹

2 (51) М. Кл. (3 06 F 11/08

Гесударстефннвб ннмвтнт ссср е двлам нзобрвтнннй н еткрытнй (23} Приоритет

Опубликовано 25.01.79бюллетень №3

Дата опубликования описания28.01.79 (53) УДК 681.326, .7 5(088.8) (72) Авторы изобретенит(К. А. Попенков и В. А, Сергеев

F.

4 т 4 (71) Заявитель (54) УСТРОЙСТВО ДЛЯ KGHTPOfIH ЛОГИЧЕСКИХ

БЛОКОВ входов f2) Изобретение относится к области вы числительной техники, в частности к аппаратуре контроля логических вычислительных машин.

Известно устройство для контроля логических блоков, основанное на методе сравнения выходных сигналов контролируемого н эталонного логических блоков, входные сигналы которых формируются с помощью счетчика (1)

Недостатком этого устройства является ограниченная область применения, Оно используется для контроля сравнительно простых узлов, имеюших небольшое количество входов..Известно также устройство для конт- роля логических блоков, а котором для формирования входных сигналов контролируемого и эталонного блоков используется генератор псевдослучайных кодов

Грея, что позволяет контролировать логические блоки с любым количеством

Недостатком обоих известных устройств является то, что для проверки логического блока каждого типа необходим однотипный эталонный блок, Наиболее близким по техническому

5 решению к данному изобретению является устройство для контроля логических блоков, содержащее блок управления, генератор псевдослучайных кодов и на капливаюший сумматор, причем выходы блока управления соединены с управляющими входами генератора псевдослучайных кодов и накапливающего сумматора, первая группа выходов генератора псевдослучайных кодов соединена со входами контролируемого логическо го блока (31 °

Недостатком этого устройства sansется сложность и недостаточное быстродействие вследствие большого количест- ва выходов контролируемого узла.

Целью изобретения является упрощение устройства я повьпнение его быстродейс гвин.

643877

Поставленная цель достигается тем, что в устройство введены элементы И и блок свертки, причем выходы генератора псевдослучайных чисел и входы и выходы контролируемого логического бно» 5 ка соединены с соответствукицими входами Элементов И, выходы элементов

И соединены со входами блока свертки1 выходы которого соединены со входами накапливающего сумматора, выход накапливав шего сумматора является выходом устройства.

Блок-схема устройства для контроля логических блоков"приведена на чертеже.

-t$

Выводи контролируемого логического блока 1 обозначены 1/1,,. 1/М Первые р из этих М выводов являютсн входами, остальные (М-P) выходами. Пос- кольку любой из этих выводов может слу жить как входом, так и выходомлогйчес кого блока 1, для возможности введения лсеъдиспучвйиых кодов на любой вывод логического блока 1 генератор псевдо случайных кодов 2 также имеет М разрядов. Bce P входов контролируемого логического блока 1 соединены с соот- ветствующими выходами генератора 2.

Кроме того, выходы генератора 2 ñîåдинеиы со Входами элементов И 3. Ко- 3© личество элементов И 3 также равно М., т е. количеству выводов контролируемого логического блока. Входы элементов

И 3 соединены также с выводами контролируемого логического блока 1 В} l 3$ . ходы элементов И 3 соединены со вхо- дами блока свертки 4, выходы которого подяля}чены ко входам накайливаюшего сумматора 5. Блок управления 6 соединен с урЫ щпм хдами геиратора 40

2 и сумматора 5.

Устройство работает,следующим об .. разом< Псевдослучайные коды с выходов в еиератора 2 подаются на входы контРолируемого лог} ческого б ока 1 и на 45

}МЫды элементов И 3. Параллельные ищн с выходов логического блока 1, явпякнциеся результатом воздействия на его входы псевдослучайных ходов, поступают на входы элементов И. Параллельные коды с выходов элементов

И, воздействуя на соответствующие входы блока свертки 4, вьь ыц ют появиение на выходах блока .4 также парал цельных кодов. Эти коды поступают иа входы сумматора 5, в котором проис-, ходит сложение их с накопленной суммой и хранение этой суммы.

Для достижения повторяемости результатов проверки генератор 2 перед началом цикла проверки устанавливается в определенное исходное состоя-. ние, например в такое, когда на всех его выходах присутствуют логические единицы. Количество параллельных кодов вырабатываемых генератором 2 за время, проверки должно быть строго фиксирован,,ным. Болеетого, есликонтролируемый аогический блок содержит триггерные узлы, то эти узлы в начале цикла проверки также должны быть установлены в определенное исходное состояние. С этой

Мелью цикл проверки блока 1 разбит на два Этапа, последовательность выполнения которых следуюшая. После того как генератор 2 установлен и исходное состояние, блок управления 6 вырабатывает разрешмОший сигнал и на вы» ходах генератора 2 появляются параллельные коды, частота смены которых определяется в основном быстродействием сумматора 5. Наличие смеящошихся кодов на входах контролируемого логического блока 1 вызывает функционирование этого блока и возникновег ние смены кодов на входах накапливаюmего сумматора 5. Однако в течение определенного колйчества первьц тактов работы генератора 2, которые составляют первый этап цикла проверки, работа сумматора 5 блокирована сигналом блока управления 6 и суммирование не производится. 8 течейие этого времени происходит установка в исход ное состояние триггеров в коитролируе мом блоке 1. Поскольку блок 1 может быть сложным, количество тактов работы генератора 2 длн установки s исходное состояние всех триггеров блока 1 долж йо быть достаточно болыпим.,. Во время второго этапа цикла проверкй генератор

2 продолжает работать,. а блокировка сумматора 5 снимается. После окоича ния цикла проверки блок управления 6 блокирует своими сигналами работу ге нератора 2 и сумматора 5. Накопленная за время проверки в сумматоре 5 контрольная сумма сравнивается с суммой, полученной в результате аналогичной проверки исправного однотипного блока. Контролируемый логический блок

1 считается исправным, если указанные суммы совпадаки.

Использование в устройстве блока свертки позволяет в несколько раз сок ратить количество разрядов накапли-

643877

Веющего сумматора, что s конечном итоге упрощает устройство и повышает ere

)быстродействие.

Формула изобретения

Устройство для контроля логических блоков, содержащее блок управления, генератор псевдослучайных кодов и на капливающий сумматор, причем выходы блока управления соединены с управляющимн входами генератора псевдослучайнйх кодов и накапливающего сумматора, nepsait группа выходов генератора ncesдослучайных кодов соединена со входа мн контролируемого логического блока, отличающееся тем,что,с целью уцрощення и повышения быстродействии, в устройство введены элементы И и блок свертки, причем выходы генератора псевдослучайных чисел и входы и выходы контролируемого логического блока соедннены с соответствующими входами элементов И, выходы элементов И соединены со входами блоza свертки, выходы которого соединены со входами накапливающего сумматора, выход накапливающего сумматора является выходом устройства.

Источники информациии, принятые во внимание прн экспертизе .

1. Авторское свидетельство СССР

М 441532, кл. 9 06 F 11 04, 1971.

2. Патент США % 3614608, кл. 324-73, 1974.

3. Патент Великобритании

l4 1340157, кл. G 1 О, 1973.