Микропроцессорное вычислительное устройство

 

Сею» Соеатеии»

Сециалистимееаа

Республик (i!I 643879

ОП ИСАНИ Е

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДВТВЛЬСТВУ (61) Дополнительное к авт. свил-ву (22) Заявлено 27.12.76 (21) 2435571/18 24 с присоединением заявки №(23) Приоритет

Опубликовано 25,01.79.Бюллетень № Э (51) M. Кл. .G 06 F 15/16

Гесудерствяцй виват

СССР ю двин вмбретпеФ я этярютай (53} УДК 681.14 (088.8}

Дата опубликования описания 28.01.79

А. В. Бондарович, И. И. Корниенко, Э. H. Корч (72) Авторы изобретения (73) Заявитель (54) микгопгоцессогнок вычислительное

УСЧ РОЙС ВО

Предлагаемое изобретение относи тся к области вычислительной техники и мо- i жет быть использовано в многопропес« сорных вычислительных комплексах для обработки цифровой информации.

Известны микропроцессорные устрой- З ства (1 J содержашне арифметикологический блок, устройство управления, встроенную сверхоперативную память, рабочие и вспомогательные регистры, ко» торые объединены между собой внутренннмн шннамн

Недостатком известных мнкронронеосорных устройств являетсн малый обьем встроенной сверхоперативной памяти, а также невозможность увеличения разра нос ти, что ограничивает область применения устройств. . Наиболее близким техническим реше нием к данному изобретению является микропроцессорное вычислительное устройство (2, содержащее основной блок микропроцессорных модулей, управляю шнй вход которого подключен к управ

2 . лнкацему входу устройства, ннформацп яыый выход основного блока мнкропро цессорных модулей подключен к ннфор мационному выходу устройства, anðåñíûé выход основного блока микропроцессорных модулей соединен с адресным выищом устройства.

Недостатком известного мнкропроцес сорното вычислительного устройства является малый обьем встроенной сверх оперативной памяти, а также увеличение времени выполнения операций прн разрядности входных данных болыпей, чем разрядность микрои вычнолительного устройства, что сниЖает.быст родействне устройства.

Целью настоящего изобретения является повышение быстродействия.

Поставленная пель достигается тем, что в устройство введены дополнительный блок мнкрощкщессорных модулей> основной и дополннтельный коммутаторы, блок управления переносом н блок управnews коммутаторами, первый и второй выходы которого подключены к управляющим входам основного и дополнительно-t го коммутаторов соответственно, первые информационные входы которых подключены к информационному входу уст- 3 ройства, а выходы основного н дополнительного коммутаторов подключены к ин,формационным входам основного и дополнительного блоков микропроцессорных модулей com acaao,"âòopoé ннформаци- 1о онный вход доголнительного коммутаторе подключен к информационному выходу основного блока микропроцессорных модулей, а информационный выход дополни-. тельного блока микропроцессорных модулей соединен,.со вторым информационным входом в:иовнои> коммутатора и информационным выходом устройства, выход переноса основного блока микропро» цессорных модулей соединен со входом блока управлении переносом,,выход которого подключен ко входу переноса дополнительного блока микропроцессорных модулей, а управляющий вход блока,управления коммутаторами .соединен с управлжацим входом дополнительного блока микропроцессорных модулей и подключен к уцравлщощему входу устройства.

На чертеже представлена функциональиаи схема микропроцессорного вычислйтельного устройства.

Микропроцессорное вычислительное устройство содержит: основной блбк 1

Микропроцессорных модулей, донолнительиый блок 2 микроцроцессориых модулей, основной коммутатор 3, дополнительный коммутатор 4, блок 5 уиравлейия коммутаторами, информационный вход 6 устройства; управляющий Вход 7у адресныйвыход 8, информационный выход 9, блок

10 управления переносом.

>правляюшие входы блока 5 управления коммутаторами подключены к уп равляюшему входу 7 устройства, а вы» ходы блока g управления коммутаторами 45 подключены к управляющим входам oñновного коммутатора 3 и дополнительного коммутатора 4, первые информационные входы которых подключены.к информационному входу 6 устройства, а выходы соответственно подключены к информационным входам основного блока 1 микропропессорных модулей и дополнительного блока 2 микропроцессорных модулей, уп4 55 равпякштие входы которых подключены к управляющему входу 7 устройства. Информационный выход основного блока 1 микропроцессорных модулей и дополнятельного блока 2 соединены с. информационным выходом 9 устройства. Кроме того, ннформацйонный выход основного блока 1 микропроцессорных модулей подключен ко второму информационному вхо ду дополнительного коммутатора 4, а информационный выход дополнительного блока 2 микропроцессорных модулей подключен ко второму информационному входу основного коммутатора 3. Выход адреса основного блока 1 микропроцессорных модулей соединен с адресным выходом 8, а выход переноса подключен ко входу блока 10 управления переносом, выход которого подключен ко входу переноса дополнительного блока 2 микропро пессорных модулей..

Работу микропроцессорного вычислительного устройства рассмотрим, например, при выполнении, короткой операции типа сложение. При выполнении операции в формате регистр-регистр" (согласно системе команд ЕС ЭВМ) доцустим, что первый операнд (адрес Й1 ) находится в основном блоке 1, а второй операнд (адрвс R2) - и дополнительном блоке 2. В этом случае выполнение операции происходит в том блоке микропроцессорных модулей, где находится первый операнд (3< ). Поэтому второй операнд (Я2 ) необходимо переслать в основной блок 1 микропроцессорных модулей.

Ка управляющий вход 7 устройства посгупает последовательность микрокоманд. Первая микрокоманде подается на дополнительный блок 2 микропроцессорных модулей и на управляющие входы блока 3 управления коммутаторами. На управляющий вход основного блока 1 мик» ропроцессорных модулей со входа 7 устройства подается холостая команда. При этом происходит передача второго операнда (3 5 ) н& выход дополнительыого блока 2 мйкропроцессорных модулей и далее - иа второй информационный sxoll оснЬвного коммутатора 3. На выходе Йв ка 5 управления коммутаторами появля ется управшпоший сигнал, который раэре шает прохождение второго операнда (Я2) через основной коМмутатор 3 на информациоийый вход основного блока 1 мик» роцроцессорных модулей. При подаче. следукяией микрокоманды происходит выпол- нение операции и результат операции остается s основном блоке 1 микропроцес сорных модулей (согласно системе кЪ манд ЕС ЭВМ ) . ного слова на информационный вход основного блока 1 микропроцессорных модулей через основной коммутатор 3, а старшей части 2 И -разрядного скована информационный вход дополнительного блока 2 микропроцессорных модулей через дополнительный коммутатор 4. При подаче следующей микрокоманды происходит выполнение операции.

По Окончании опеРацииресли поЯвлЯется перенос из младшей части 2 разряднОгО ctIoBG В cTBpUFf30 часть, то он поступает с выхода переноса основного блока 1 микропроцессорных модулей через блок 10 управления переносом на вход переноса дополнительного блока 2 микропроцессорных модулей, где по очередной микрокоманде, формируется окончательный результат операции.

Увеличение встроенной сверхоператив ной памяти путем введения дополнительного блока микропроцессорных модулей, основного и дополнительного коммутато ров,блоков управления переносом и коммутаторами ПОЗВОлило расширить функци опальные воэможности микропроцессорного вычислительного устройства, л также увеличить быстродействие более, чем в 1,5 раза путем уменьшения времени обработки 2 д - разрядной информации.

Формула изобретения

Микронроцессорное вычислительное устройство, содержащее основной блок микропроцессорных модулей, управляющий вход которого подключен к управляющему входу устройства, информационный выход Основного блока микропроцес-, сорных модулей подключен к информационному выходу устройства, адресный выход. основного блока микропроцессорных мо» дулей соединен с адресным выходом устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в него введены дополнительный блок микропроцессорных модулей, основной и дополнительный коммутаторы, блок управления переносом и блок управления коммутаторами, первый и второй выходы которого подключены к управляющим входам основного и дополнительного коммутаторов соответственно, первые информационные входы которых подключены к информационному входу устройства, а с 643879

Если первый операнд (R1) находится в дополнительном блоке 2 микропроцессорных Модулей, а второй операнд (R2 ) - в основном блоке 1, то .абота, устройства происходит аналогичным об- 5 разом, только операция выполняется в дополнительном блоке 2 микропроцессорных модулей.

При выполнении операции в формате регистр-память (согласно системе ко- 6 манд ЕС ЭБМ из внешней памяти на информационный вход устройства подается д -разрядное слово (Х) на первые информационные входы основного коммутатора 3 и дополнительного коммутатора 4. Лопустим, что первый операнд (Й1 ) находится в дополнительном блоке 2 микропроцессорных модулей. На вход 7 устройства подается последова тельность микрокоманд. Первая микроко О манда поступает на управляющие входы блока 5 управления комМутаторамч и обеспечивает появление на его выходе управляющего сигнала, который разрешает прохождение ц -разрядного слова (X) на информационный вход дополнительного блока 2 микропроцессорных модулей через дополнительный коммутатор 4.

При подаче следующей микрокоманды происходит выполнение операции.

Если первый операнд (В4 ) находится в основном блоке 1 микропроцессорных модулей, то работа устройства происходит аналогичным образом, только 5 операция выполняется и основном блоке

2 микропроцессорных модулей.

При работе с 2 И -разрядными словами в Основном блоке 1 микропроцессорных модулей находится младшая часть

2 и - разрядного слова, а в дополнитель- О ном блоке 2 микропроцессорных модулей «старшая часть 2 р -разрядного слова. Иэ внешней памяти 2 и - разрядной магистрали на вход устройства 6 подается 2 -разрядное слово на первые 4 информационные входы основного коммутатора 3 и дополнительного коммутж ора

4. На управляющий вход 7 поступает последовательность микрокомацд, которая подается на управляющие входы блока 5 управления коммутаторами и на управляющие входы основного блока 1 и дополнительного блока 2 микропроцессорных модулей. Первая микрокоманда обеспечивает появление на выходе блока

М

S управления коммутаторами управляющего сигнала, который разрешает прохаждение младшей части 2 g -pa3paa6 выходы ocsossoro и дополнительного ком 4утаторов подклхнены к информационным

М даМ осноВного и дополнительного блоков микроароцессорных модулей соотВе уст99нно, второй. Информационный вход дополнительного коммутатора подключен к информащиоиному выходу основного бло ка микропроцессорных модулей, а ннфорМационийй выход дополнительного блока микропроцессорных модулей соединен со вверим йиформационным входом основ-sere коммутатора и информационным выМИом устройства, выход нереноса основ39Fo бИОка 1 микропроцессорных модулей

coelkNaNI со Вищом блока управлении переФфом, вмход которого подключен ко

43879, 8 входу переноса дополнительного блока микропроцессорных модулей, а управлиюший вход блока управлении коммутаторами соединен с управщпащим входом до5 поляительного блока микропроцессорных модулей и подклкяен к управлаквцему входу устройства.

Источники информации, прннитые во

10 внимание при экспертизе:

1. Микропроцессоры на одном криталле, - Журнал Электроника, изд. Мир, Ж 3, 1974.

2. Микропроцессорное устройство

Журнал "Электроника, изд. Мир, % 3, 1976, стр. 33, рис. 12.

Составитель Т. Бондаренко

Редактор,ц. Менурн авили Техред 3, Чудик . Корректор А. ГриценКо

Закав 8023/46 Тираж 779 Подписное

0НИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Рауивскаи наб., д. 4/5

Филйал ППП Патейт, г. Умп"ород, ул. Проектнаи, 4