Логический селектор импульсов по длительности

 

ОПИСАН И Е

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Li ц 65 0224

Ьюз ьоветских

Социалистических

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 16.06.76 (21) 2372353/18-21 (51) М. Кл з

Н ОЗК 5/18 с присоединением заявки №

Государственный комитет (23) Приоритет (43) Опубликовано 28.02.79. Бюллетень М! 8 (53) УДК 621.374.34 (088.8) па делам изобретений и открытий (45) Дата опубликования описания 28.02.79 (72) Авторы изобретения

Л. Е. Завьялова и В. P. Пузик (71) Заявитель (54) ЛОГИЧЕСКИЙ СЕЛЕКТОР ИМПУЛЬСОВ

ПО ДЛИТЕЛЬНОСТИ

Изобретение относится к импульсной технике и может быть использовано в радиоэлектронных устройствах радиолокации, радионавигации, вычислительной и измерительной техники, в системах автоматического управления и регулирования, дискретной автоматике и телемеханике.

Известен селектор, осуществляющий селекцию импульсов по длительности, содержащий линию задержки, вход которой подключен к входной шине, а выход — к первому входу элемента совпадения (1).

Однако известное устройство имеет недостатки.

Отсутствует ограничение длительности селектируемых импульсов снизу. В многоканальных устройствах радиолокации, радионавигации, где обычно известны пределы изменения длительностей импульсов, которые необходимо выделить на приемной стороне, этот недостаток приводит к усложнению приемных устройств.

Отсутствие фиксированной задержки и изменение длительности отселектированного импульса относительно входного и зависимость этих параметров от длительности входного импульса не дают возможности использовать такие селекторы в приемных устройствах радиолокации и радионавигации, где измерение дальности до цели осуществляется по передним фронтам принимаемых импульсов, временное положение которых должно быть известно с высокой точностью.

Целью изобретения является обеспечение селектирования импульсов в заданном диапазоне длительностей без изменения параметров входного сигнала с фиксированной

10 задержкой относительного входного сигнала.

Поставленная цель достигается тем, что в логический селектор импульсов по длительности, содержащий линию задержки, вход

15 которой подключен к входной шине, а выход — к первому входу элемента совпадения, введены триггеры и элемент И вЂ” НЕ, причем информационные входы триггеров подключены к входной шине, входы синхронизации — к отводам линии задержки, прямой выход первого триггера — к установочному входу второго триггера, к второму входу элемента совпадения и к первому входу элемента И вЂ” НЕ, инверсный выход второго триггера — к третьему входу элемента совпадения, а прямой выход — к второму входу элемента И вЂ” НЕ, выход которого соединен с четвертым входом элемента совпадения и с установочным входом первого триг30 гера.

650224

Зо

На чертеже изображена структурная электрическая схема логического селектора импульсов по длительности.

Логический селектор импульсов содержит линию 1 задержки, вход которой подключен к шине 2 входного сигнала, элемент 3 совпадения, первый вход которого подсоединен к выходу линии задержки, триггеры

4 и 5, входы синхронизации которых подключены к двум отводам линии 1 задержки, а информационные входы — к шине 2, элемент И вЂ” НЕ 6, входы которого подключены к единичным выходам триггеров 4 и 5, а выход соединен с четвертым входом элемента 3 совпадения и с входом установки «0» триггера 4. Выход триггера 4 подключен ко второму входу элемента совпадения и к входу установки «0» триггера 5, инверсный выход которого соединен с третьим входом элемента совпадения.

В исходном положении триггеры 4 и 5 находятся в нулевом состоянии, элемент 3 совпадения закрыт низким потенциалом с выхода триггера 4 по второму входу и с выхода линии 1 задержки по первому входу, а открыт потенциалом логической «1» с инверсного выхода триггера 5 по третьему входу и потенциалом логической «1» с выхода элемента И вЂ” НЕ 6 по четвертому входу

Входной импульс поступает на информационные входы триггеров 4 и 5 и через линию задержки»a первый вход элемента 3 совпадения.

Если длительность входного импульса больше, чсм время задержки на первом отводе линии 1, то на входе синхронизации триггера 4 появляется сигнал логической

«1» и триггер 4 переключается в единичное состояние, элемент 3 совпадения открывается по второму входу, Если длительность входного импульса меньше, чем время задержки на втором отводе линии 1, то триггер 5 остается в нулевом состоянии, так как на информационном входс к моменту прихода импульса синхронизации с отвода линии задержки 1 устанавливается потенциал логического «О» и элемент 3 совпадения по третьему входу остается в открытом состоянии, С выхода элемента И вЂ” НЕ 6 потенциал логической «1» также открывает элемент совпадения по четвертому входу.

К моменту прихода импульса с выхода линии задержки элемент совпадения открыт по трем входам, поэтому на выходе селектора входной импульс поступает без изменения длительности с фиксированной задержкой, определяемой параметрами линии задержки.

Если . длительность входного импульса меньше, чем время задержки на первом отводе линии 1, то триггер 4 устанавливается в нулевое состояние, элемент совпадения закрыт низким потенциалом с выхода триггера 4 по второму входу и импульсы на выходе селектора отсутствуют.

В случае, если длительность входного импульса больше, чем время задержки на втором отводе линии 1, то триггеры 4 и 5 переключаются в состояние «1», открывается элемент И вЂ” НЕ 6, низким потенциалом с выхода элемента И вЂ” НЕ 6 элемент 3 совпадения закрывается по четвертому входу, одновременно триггер 4 переключается в нулевое состояние, триггер 5 потенциалом «0» с выхода триггера 4 устанавливается также в нулевое состояние, а элемент 3 совпадения по второму входу закрывается, по третьему же и четвертому входам элемент совпадения открыт высокими потенциалами с инверсного выхода триггера 5 и элемента

И вЂ” НЕ 6 соответственно, Кроме того, импульс с выхода триггера 5 может служить дополнительной информацией о наличии на входе импульсов, длительность которых превышает заданный диапазон, а импульс на выходе линии задержки при отсутствии импульсов на входе селектора и триггера 5 — информацией о поступлении на селектор импульсов с длительностью, меньшей нижнего предела заданного диапазона.

Формула изобретения

Логический селектор импульсов по длительности, содержащий линию задержки, вход которой подключен к входной шине, а выход — к первому входу элемента совпадения, о тл и ч а ю щи и с я тем, что, с целью обеспечения селектирования импульсов в заданном диапазоне длительностей без изменения параметров входного сигнала с фиксированной задержкой относительно входного сигнала, в него введены триггеры и элемент И вЂ” НЕ, причем информационные входы триггеров подключены к входной шине, входы синхронизации — к отводам линии задержки, прямой выход первого триггера — к установочному входу второго триггера, к второму входу элемента совпадения и к первому входу элемента И вЂ” НЕ, инверсный выход второго триггера — к третьему входу элемента совпадения, а прямой выход — к второму входу элемента И вЂ” НЕ, выход которого соединен с четвертым входом элемента совпадения и с установочным входом первого триггера.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР № 456359, кл. Н ОЗК 5/18, 1975.

650224

Редактор И. Грузова

Заказ 2721/12 Изд. № 170 Тираж 1059 Подписное

НПО Государственного комитета СССР по делам изобретений н открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2

Составитель Т. Афанасьева

Texpeд А. Камышникова

Корректоры; Jl. Котова н Л, Орлова

Логический селектор импульсов по длительности Логический селектор импульсов по длительности Логический селектор импульсов по длительности 

 

Похожие патенты:

Изобретение относится к электроизмерениям, автоматике, импульсной, преобразовательной и др.технике и может быть использовано в качестве многофункционального устройства, например, сравнение фаз или напряжений, или длительностей, или формирователей в интегральном исполнении

Изобретение относится к электротехнике и импульсной технике и может быть использовано для получения инфранизкочастотных импульсов, необходимых в цепях управления импульсной работой различных объектов железнодорожной автоматики, формируемых релейно-контактными узлами

Изобретение относится к оборудованию систем автоматизации научных исследований в ядерной физике и смежных областях и может использоваться для измерения интенсивности импульсных сигналов, статистически распределенных во времени

Изобретение относится к импульсной технике и может быть использовано в устройствах вычислительной техники и системах управления

Изобретение относится к импульсной технике и может быть использовано в устройствах вычислительной техники и системах управления

Изобретение относится к области формирования и генерирования пучков заряженных частиц и может быть использовано в катодолюминесцентном анализе вещества, плазмохимии, квантовой электронике и т.д
Изобретение относится к области формирования и генерирования пучков заряженных частиц и может быть использовано в катодолюминесцентном анализе вещества, плазмохимии, квантовой электронике и т.д

Изобретение относится к импульсной цифровой технике

Изобретение относится к импульсной цифровой технике, предназначено для формирования выходных импульсов с требуемой длительностью по каждому из трех событий (по фронту сигнала на первом управляющем входе, по нулевому уровню сигнала от замыкающей кнопки с подавлением дребезга при единичном сигнале на первом управляющем входе, при обнаружении пропуска импульса или “зависания” (прекращения изменения) сигнала на импульсном входе при разрешении единичными сигналами на первом и втором управляющих входах), и может быть использовано, например, в качестве формирователя импульсов системного сброса (RESET (RST)) устройства программного управления (УПУ) с энергонезависимым оперативным запоминающим устройством (ОЗУ) обслуживаемой или необслуживаемой микроконтроллерной или микропроцессорной системы (М-системы) обработки информации и управления с поддержкой режима аппаратного сторожевого таймера для перезапуска УПУ при “зависании” прикладной программы М-системы, проектируемой с учетом следующих основных принципов [1]: программного управления, магистрального обмена информацией, модульного построения и наращивания вычислительной мощности
Наверх