Дисретный синхронизатор

 

I 84 сб}i

1 "е - .мс

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ (ii)651446

Союз Советских

Социалистических

Реснублк

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву е332558 (51) М. Кл. (22) Заявлено 180477 (21) 2474506/18-09

Н 03 В 3/04

Н 04 L 7/02 с присоединением заявки № (23) Приоритет—

Государственный комитет

СССР по делам изобретений и открытий (5З) УДК 621 3. 072. . 9 (088. 8) Опубликовано 05.0 .3.79.Бюллетень № 9

Дата опубликования описания 050379

Ю.A.Êoëîìåíñêèé, Н.A.Êoðíåâ, В.И.Никитин, К.В.Павленко, A.Â.Титов, Б.В.Шебшаевич и Н.В.Яковлева (72) Авторы изобретения (71) Заявитель

Ленинградский ордена Ленина электротехнический институт им. В.И.Ульянова (Ленина) (54) ДИСКРЕТНО)Й СИНХРОНИЗАТОР

Изобретение относится к радиотехнике, а именно к радионавигации, и может быть использовано в приемоиндикаторах фазовых радионавигационных систем;

По основному авт.св. 9 332558 известен дискретный синхронизатор, содержащий последовательно соединенные задающий генератор, схему добавлениявычитания, управляемый делитель, 10 схему выделения фазовых искажений и входное устройство, реверсивный счетчик, схему записи единиц с двумя выходами, схему автосброса единиц, выходы которой соединены через сумматоры с входами схемы добавлениявычитания, выходы схемы записи единиц соединены соответственно через кольцевой регистр добавления и кольцевой регистр вычитания с входами @ схемы автосброса единиц (1).

Однако известный дискретный синхронизатор медленно входит в синхронизм.

Целью изобретения является уменьщение времени вхождения в синхронизм. для этого в дискретный синхронизатор, содержащий последовательно соединенные задающий генератор, схему добавления-вычитания, управляемый делитель, схему выделения фазовых искажений и входное устройство, реверсивный счетчик, схему записи единиц с двумя выходами, схему автосброса единиц, выходы которой соединены через сумматоры с входами схемы добавления-вычитания, выходы схемы записи единиц соединены соответственно через кольцевой регистр добавления и кольцевой регистр вычитания с входами схемы автосброса единиц, введен анализатор, входы которого соединены соответственно с выходами задающего генератора и входного устройства, а выходы подключены к дополнительным входам управляемого делителя.

На чертеже изображена функциональная электрическая схема устройства.

Дискретный синхронизатор содержит последовательно соединенные задающий генератор 1, схему добавления-вычитания 2, управляемый делитель 3, схему выделения фазовых искажений 4 и входное устройство 5, реверсивный счетчик 6, схему записи единиц 7 с двумя выходами, схему автосброса единиц 8, выходы которой соединены через сумматоры 9, 10 с входами схемы добавления-вычитания 2, выходы схемы записи единиц 7 соединены соответст651446 — .,вейнь через кольцевой регистр добавления 11 и кольцевой регистр вычитания 12 с входами схемы автосброса едиййц 8, анализатор 13, входы которого соединены соответственйо с выходами задающего ген ратора 1 и входного устройства 5, а выходы подключены к дополнительным входам управляемого делителя 3, переключатель 14.

Устройство работает следующим образом. На входы анализатора 13 поступают соответственно импульсы с выхода задающего генератора 1 и импульсы фронтов принимаемого сигнала.

Происходит измерение отношения час. тот этих двух последовательностей импульсов, например, подсчет числа импульсов с выхода задающего генератора 1 за период частоты входного сигнала. Число, полученное в результате измерения, представляет собой коэффициент деления, который должен обеспечиваться улравляемым делителем

3 для того, чтобы частота опорного сйгнала на его выхбде совпадала с значением частоты принимаемого сигнала. Для уменьшения воздействия шумов измерение отношения частот повторяется определенное число раз, а затем результаты измерений усредняются. При первоначальном вводе устройства B синхронизм с сигналом, частота которого имеет растройку относительно опорной частоты, или в случае нарушения в процессе работы фа зовой синхронизации вследствие ухода частоты принимаемого сигнала от ее номинального значения, усредненное значение результатов измерения отноШения частот, представлющее собой требуемый коэффициент деления, по ступает в виде кода с выхода анализатора 13 на дополнительные входы управляемого делителя 3, задавая коэффициент деления последнего. Час"тота опорного сигнала на входе управляемого делителя 3 будет равна с точностью, определяемой инструментальной ошибкой измерения отношения частот, частоте принимаемого сигнала.

Инструментальная ошибка зависит от соотношения частот принимаемого сигнала и задающего генератора и может быть сделана достаточно малой. Рассогласованйе частот опорного и при " нймаемого сигнала полностью определяется этой ошибкой. Поэтому вне зависимости от рассогласования опорной и принимаемой частот синхронизация будет осуществляться только-в режи "" ме"захвата,--и, следовательно, -время синхронизации будет невелико. Точ-ный ввод устройства в синхронизм осуществляется следующим образом.

Принимаемйй сигнал поступает на входное устройство 5, формирующее импульсы фройгов принимаемого сйгнала, которые поступают на схему выделения фазовых искажений 4.,Сюда же поступают импульсы с выхода управляемого делителя 3 и импульсы от задающего. генератора 1. Схема выделения фазовых искажений формирует импульсы, ширина которых соответствует величине фазового рассогласования, заполняемые импульсами задающего генератора

1. Эти импульсы подаются на реверсивный счетчик 6. Для устранения фазового рассогласования того или иного знака уменьшается (увеличивается) частота задающего генератора 1, что достигается путем вычитания (добавления) импульсов, поступающих на управляемый делитель 3. При заполнении реверсивного счетчика 6 через схему записи единиц 7 в кольцевой регистр вычитания 12 (добавления 11) записывается единица. Эта единица будет передвигаться тактовыми импульсами определенной частоты. Частота тактовых импульсов может изменяться с помощью переключателя 14. С кольцевого регистра вычитания 12 (добавления 11) через схему автосброса единиц 8 и соответствующий сумматор подаются команды на вычитание (добавление) в схему добавления-вычитания

2. Если фазовое рассогласование не устраняется, то в соответствующий кольцевой регистр запишется еще одна единица и количество команд на вычиЗО тание (добавление) удвоится и т.д.

При устранении рассогласования в кольцевой регистр вычитания 12 (добавления 11) не будут записываться единицы, но уже записанное количество единиц будет выдавать команды на подстройку фазы.

Введение анализатора обеспечивает работу устройства в режиме захвата и, следовательно, существенно сокра1 щает время синхронизации. Например если частота принимаемого сигнала имеет первоначальную расстройку относительно частоты опорного напряжения, в десять раз превышающую полосу захвата устройства-прототипа, то вре45 мя втягивания устройства-прототипа в синхронизм достигает нескольких минут, а время синхронизации данного устройства не превышает нескольких секунд при равенстве остальных ха50 рактеристик.

Формула изобретения

Дискретный синхронизатор по авт.

55 св. Р 332558, о т л и ч а ю щ и й— с я тем, что, с целью уменьшения времени вхождения в синхронизм, введен

" анализатоР;" входы которого соедине— ны соответственно с выходами задающего генератора и входного устройства; а выходы подключены к дополнительным входам управляемого делителя.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

65 9 332558, кл. Н 03 В 3/04, 1970. б51446

Составитель A.Çàáoëîòñêàÿ

Техред С. Мигай Корректор О.Билак

Редактор Л.Гельфман

Филиал ППП Патент, г.ужгород, ул.Проектная,4

Заказ 818/51 Тираж 1059 Подписное

ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5